[发明专利]在促进扩散环境中在过大气压力工艺中的缝修复方法

说明书

本公开内容的方面包括处理基板以移除来自形成在基板上的互连的空隙、缝和晶界中的一种或多种的方法。所述方法包括在加压至过大气压力的环境中加热基板。在一个例子中，可在含氢气氛中加热所述基板。

背景

技术领域

本公开内容的实施方式大体涉及集成电路制造方法，特别是涉及校正在沟槽或过孔中的缝缺陷。

背景技术

在半导体部件的进一步小型化中存在许多障碍。一种此类障碍是金属互连(interconnect)的填充，金属互连的填充影响现代CMOS装置的产量。金属互连单线经由在绝缘层中形成的过孔(via)构成触点至集成电路的下方导电层。希望以用于形成互连层的金属填充所述触点与互连，以确保装置的最优操作。

诸如铜的导电金属目前是用于集成电路中互连线制造所选择的材料。用于填充互连线的常规技术通常包括阻挡物材料的物理气相沉积(PVD)或原子层沉积(ALD)，随后是衬垫并且接着或者是铜回流或者是电镀。

当使用常规技术时，发生在互连线的问题来自在绝缘层的上表面处的材料的相对大颗粒(grain)的累积，以及在导电块体内的杂质累积。在触点过孔或互连的边缘的此类颗粒的累积在完全填充触点或互连之前阻挡或以其他方式堵塞触点或互连，造成空隙、缝和不均匀结构形成在触点或互连内。当使用较小的几何形状制造集成电路时，前述的问题尤其严重。

在较小几何形状装置中使用的较小触点，诸如在几十纳米或更小范围的触点或互连，必然具有与较大几何形状装置相比更大的深宽比(即特征的高度对于宽度的关系)，因而加剧上述的触点填充或互连填充的困难。例如，过度大的空隙可造成线电阻与接触电阻明显高于设计值。此外，邻近于触点或互连填充区域的导电材料的较薄区域会经受电迁移，这可造成电路的最终开路与装置故障。

为了解决上述问题，已经考虑其他材料与沉积技术。当使用其他填充技术(诸如化学气相沉积(CVD))时，利用循环(cyclical)沉积/处理工艺。一种方法使用沉积与退火的多个循环，以试图在低至次大气压力(low-to-sub atmospheric pressure)的工艺状态中修补导电材料中的缝与孔穴。这种方法造成极缓慢的工艺时间，并且试图缩短工艺时间已经造成令人不满意的电阻率。在其他方法中，沉积的金属受到极高的压力，诸如700巴至2000巴或更高的压力，以试图修补导电材料中的缺陷。施加的压力促使沉积的金属进入沉积的膜中的不期望的空隙。然而，校正晶界缺陷或其他缺陷的后续的热后处理造成空隙部分或完全的重新形成(reformation)。此外，在常规方法中使用的压力可对邻近于互连的低k电介质材料造成物理损伤。

因此，需要用于校正缝缺陷的改良方法。

发明内容

在一个实施方式中，处理基板的方法包含：将基板定位在工艺腔室中，所述基板具有形成于所述基板上的互连，所述互连包括导电材料，所述导电材料具有在所述导电材料中的缝或空隙中的一种或多种；将基板加热至约300℃至约400℃的温度；和将基板暴露至约12巴至约50巴的压力的含氢气氛。

在另一实施方式中，处理基板的方法包含：将基板定位在工艺腔室中，所述基板具有形成于所述基板上的互连，所述互连包括导电材料，所述导电材料具有在所述导电材料中的缝或空隙中的一种或多种；将基板加热至约250℃至约400℃的温度；和将基板暴露至约12巴至约50巴的压力的含氢气氛。

在另一实施方式中，处理基板的方法包含：在基板上形成互连，所述互连包括导电材料，所述导电材料具有在所述导电材料中的缝或空隙中的一种或多种；在形成所述互连后，修复缝或空隙中的一种或多种，此修复步骤包含：将基板加热至约250℃至约400℃的温度；和将基板暴露至约12巴至约20巴的压力的含氢气氛。

附图说明