[发明专利]包含缓冲器电路的半导体装置

说明书

本发明揭示一种装置，其包含：电力供应线；输出端子；电路，其经配置以对第一信号及第二信号执行逻辑运算来产生第三信号；第一晶体管；第二晶体管及第三晶体管。所述第一晶体管耦合在所述电力供应线与所述输出端子之间且包含供应有所述第三信号的控制栅极。所述第二晶体管及所述第三晶体管串联耦合在所述电力供应线与所述输出端子之间。所述第二晶体管包含供应有所述第一信号的控制栅极且所述第三晶体管包含供应有不同于所述第一信号、所述第二信号及所述第三信号中的每一者的第四信号的控制栅极。

相关申请案的交叉参考

本申请案是基于2016年6月1日申请的第2016-109861号日本专利申请案且主张所述专利申请案的优先权利，所述专利申请案的全部内容以引用方式并入本文中。

背景技术

本发明涉及一种半导体装置，且特定来说，涉及一种具有包括彼此并联连接的多个输出驱动器的缓冲器电路的半导体装置。

如第6208168号美国专利及第7961001号美国专利中所揭示，用于驱动输出端子的缓冲器电路包括彼此并联连接的多个输出驱动器。这种配置可通过选择基于阻抗码激活的输出驱动器来精细调整从输出端子输出的信号的阻抗。

发明内容

根据本发明的实施例的实例设备可为一种装置，其包括：电力供应线；输出端子；电路；第一晶体管，其耦合在所述电力供应线与所述输出端子之间；及第二晶体管及第三晶体管，其串联耦合在所述电力供应线与所述输出端子之间。所述电路可对第一信号及第二信号执行逻辑运算来提供第三信号。所述第一晶体管可包含接收所述第三信号的控制栅极。所述第二晶体管可包含接收所述第一信号的控制栅极。所述第三晶体管可包括接收不同于所述第一信号、所述第二信号及所述第三信号中的每一者的第四信号的控制栅极。

根据本发明的实施例的另一实例设备可为一种装置，其包括：输出端子；校准电路，其可提供阻抗码；电路，其可基于数据信号及所述阻抗码来提供控制信号；及输出缓冲器。所述输出缓冲器可响应于包括可接收所述控制信号的控制栅极的第一晶体管而驱动所述输出端子。所述输出缓冲器可响应于包括可接收所述数据信号的控制栅极的第二晶体管及包括可接收所述阻抗码的控制栅极的第三晶体管的组合而进一步驱动所述输出端子，所述第二晶体管及所述第三晶体管彼此串联耦合。

根据本发明的实施例的另一实例设备可为一种装置，其包括：电力供应线；输出端子；第一晶体管、第二晶体管及第三晶体管，其串联提供在所述电力供应线与所述输出端子之间。所述第一晶体管可包括可接收数据信号的控制栅极。所述第二晶体管可包括可接收阻抗码的控制栅极。所述第三晶体管可包括可接收固定电压电位的控制栅极。

附图说明

图1是用于解释半导体装置的输出电路的配置的框图。

图2展示上拉输出缓冲器及下拉输出缓冲器3N的电路图。

图3展示根据现有技术的下拉单元的电路图。

图4展示根据现有技术的ZQ选择器的电路图。

图5展示根据现有技术的ZQ选择器的电路图。

图6展示根据第一实施例的下拉单元的电路图。

图7展示根据第一实施例的ZQ选择器的电路图。

图8是展示根据图3及图5中所展示的现有技术的电路的一般化电路的视图。

图9是展示根据图6及图7中所展示的实施例的电路的一般化电路的视图。

图10是用于解释源自第一实施例的效应的图表。

图11展示根据第二实施例的下拉单元的电路图。

图12展示根据第二实施例的ZQ选择器的电路图。