[发明专利]半导体装置的制造方法和制造装置有效

专利信息
申请号: 201780032715.7 申请日: 2017-03-21
公开(公告)号: CN109155261B 公开(公告)日: 2022-04-01
发明(设计)人: 朝日昇;仁村将次 申请(专利权)人: 东丽工程株式会社
主分类号: H01L21/60 分类号: H01L21/60;H01L25/065;H01L25/07;H01L25/18;H05K3/34
代理公司: 北京三友知识产权代理有限公司 11127 代理人: 于靖帅;乔婉
地址: 日本*** 国省代码: 暂无信息
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 半导体 装置 制造 方法
【说明书】:

课题在于提高半导体装置制造中的生产率。具体而言,半导体装置的制造方法将半导体芯片(4)和基板(1)电连接,在半导体芯片(4)的第2主面上形成有凸块(5),在基板(1)的第1主面上形成有电极焊盘(2),该半导体装置的制造方法构成为具有如下的工序:(A)临时配置工序,得到借助粘接剂(7)使凸块(5)与电极焊盘(2)对置而成的临时配置体(8);(B)检查工序,对临时配置体(8)中的半导体芯片(4)的位置偏移进行检查,确定位置偏移半导体芯片,该位置偏移半导体芯片的位置偏移不在规定的范围内;(C)位置修正工序,若存在位置偏移半导体芯片,则使该位置偏移半导体芯片移动而对位置进行修正;以及(D)连接工序,对临时配置体(8)中的半导体芯片(4)进行加热、加压而将该半导体芯片(4)的凸块(5)与基板(1)的电极焊盘(2)电连接,并且使粘接剂(7)硬化。

技术领域

本发明涉及提高生产率的半导体装置的制造方法和制造装置。

背景技术

近年来,不断开发将半导体芯片直接安装在基板上的技术和使半导体芯片彼此层叠而提高安装密度的技术。

专利文献1中记载了如下的结构:在对多个半导体芯片进行临时压接而层叠之后,一并进行正式压接,从而减少半导体芯片暴露于高温的次数。另外,在专利文献2中记载了如下的装置:在基板面上对多个半导体芯片进行临时压接之后对高度偏差进行检测,并且具有修正判断单元。

现有技术文献

专利文献

专利文献1:日本特开2012-222038号公报

专利文献2:日本特开2010-232234号公报

发明内容

发明所要解决的课题

但是,在专利文献1和专利文献2中记载的结构中,即使在临时压接时产生了位置偏移的问题,也会直接进入到正式压接工序,因此存在成品率较差、生产率降低的问题。

本发明的课题在于解决上述问题点,提高半导体装置制造中的生产率。

用于解决课题的手段

为了解决上述课题,本发明提供半导体装置的制造方法,将半导体芯片与基板电连接,其特征在于,

在所述半导体芯片的第2主面上形成有凸块,在所述基板的第1主面上形成有电极焊盘,

该半导体装置的制造方法具有如下的工序:

(A)临时配置工序,得到多个临时配置体,该临时配置体是借助粘接剂使所述凸块与所述电极焊盘对置而成的;

(B)检查工序,对所述临时配置体中的半导体芯片的位置偏移进行检查,确定位置偏移半导体芯片,该位置偏移半导体芯片的所述位置偏移不在规定的范围内;

(C)位置修正工序,若存在所述位置偏移半导体芯片,则使该位置偏移半导体芯片移动而对位置进行修正;以及

(D)连接工序,对所述临时配置体中的半导体芯片进行加热、加压而将该半导体芯片的所述凸块与所述基板的所述电极焊盘电连接,并且使所述粘接剂硬化。

根据该结构,能够消除位置偏移而使半导体芯片与基板连接,能够提高半导体装置制造中的生产率。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东丽工程株式会社,未经东丽工程株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201780032715.7/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top