[发明专利]专门处理块中的固定点和浮点算术运算器电路

说明书

本实施例涉及有效地执行浮点算术运算和固定点算术运算的电路系统。此类电路系统可在专门处理块中被实现。如果需要，专门处理块可包括可配置的互连电路系统以支持多种不同使用模式。例如，仅举几个示例，专门处理块可有效地执行固定点或浮点加法运算或其一部分、固定点或浮点乘法运算或其一部分、固定点或浮点乘加运算或其一部分。在一些实施例中，两个或不止两个专门处理块可被布置在级联链中，并且一起执行更复杂的运算，仅举几个示例，诸如基数‑2蝴蝶电路或浮点数的两个向量的递归模式点积。

相关申请交叉引用

本专利文档要求具有2017年3月7日提交的共同待定、共同受让的申请号为15/451,467的美国专利和2016年5月3日提交的申请号为62/330,933的美国临时专利的权益，由此这些申请的公开通过引用被整体并入本文中。

技术领域

本实施例涉及集成电路，并且更具体地说，涉及在集成电路中专门处理块中的固定点和浮点算术运算器电路。

背景技术

随着应用的复杂性增大，在集成电路中包括专门处理块已变得越来越普遍。此类专门处理块可被部分或完全硬连线以执行一个或多个特定任务，诸如逻辑的或数学的运算。专门处理块也可包含一个或多个专门结构，诸如可配置存储器组件的阵列。

在此类专门处理块中通常实现的结构的示例包括：乘法器、加法器、累加器、算术逻辑单元（ALU）、桶式移位器、诸如先入先出（FIFO）电路、后入先出（LIFO）电路、串进并出（SIPO）移位寄存器电路、并入串出（PISO）移位寄存器电路、随机存取存储器（RAM）电路、只读存储器（ROM）电路、内容可寻址存储器（CAM）电路的各种存储器组件或存储电路和寄存器堆、逻辑与、逻辑与非、逻辑或、逻辑或非阵列等或其组合。

有时也被称为数字信号处理（DSP）块的一个特别有用类型的专门处理块可用于处理数字信号，诸如视频信号、音频信号等。此类块经常也被称为乘法累加（MAC）块，因为它们包括执行乘法运算和乘法运算的求和和/或累加的结构。

诸如可编程集成电路的集成电路经常包括专门处理块。那些专门处理块的每个包括乘法器、加法器和寄存器及允许以不同方式配置块的各种组件的可编程连接器（例如，复用器）。

一般情况下，在此类专门处理块中的算术运算器（加法器和乘法器）一直是固定点运算器。如果需要浮点运算器，则将使用装置的通用可编程逻辑或者使用在专门处理块内的固定点运算器与在通用可编程逻辑中的另外逻辑的组合，在专门处理块之外构建它们。

附图说明

图1示出根据一些实施例，诸如可编程集成电路的说明性集成电路的图。

图2是根据一些实施例，用于执行固定点和/或浮点运算的说明性专门处理块的图。

图3A是根据一些实施例，配置成使用级联链入（chain-in）端口，执行浮点乘加运算的说明性专门处理块的图。

图3B是根据一些实施例，配置成使用输入端口，执行浮点乘加运算的说明性专门处理块的图。

图4是根据一些实施例，生成两个浮点积的浮点和的说明性专门处理块的图。

图5是根据一些实施例，被布置在级联链中并且一起执行单精度浮点乘加运算和另外的浮点加法的两个说明性专门处理块的图。

图6是根据一些实施例，被布置在级联链中，使用级联链作为旁路路径，并且一起执行单精度浮点乘加运算和另外的浮点加法的两个说明性专门处理块的图。

图7是根据一些实施例，被布置在级联链中并且执行浮点数的两个向量的递归模式点积的八个说明性专门处理块的图。

图8是根据一些实施例的说明性基数-2蝴蝶电路的图。