[发明专利]专门处理块中的固定点和浮点算术运算器电路

权利要求书

1.一种可配置以执行固定点算术运算和浮点算术运算的专门处理块，所述专门处理块包括：

第一、第二、第三和第四输入端口；

算术运算器电路；

浮点加法器电路；

固定点加法器电路；

耦合所述第一、第二和第三输入端口到所述算术运算器电路的第一可配置互连电路系统；

耦合所述算术运算器电路和所述第二和第四输入端口到所述浮点加法器电路和所述固定点加法器电路的第二可配置互连电路系统。

2. 如权利要求1所述的专门处理块，进一步包括：

输出端口；以及

耦合所述浮点加法器电路、所述固定点加法器电路和所述算术运算器电路到所述输出端口的第三可配置互连电路系统。

3.如权利要求2所述的专门处理块，其中所述第三可配置互连电路系统进一步包括：

复用器，所述复用器基于控制信号在从所述算术运算器电路收到的积信号、从所述浮点加法器电路收到的浮点和信号与从所述固定点加法器电路收到的固定点和信号之间选择。

4.如权利要求1-2任一项所述的专门处理块，其中所述算术运算器电路进一步包括：

乘法器电路，所述乘法器电路基于经由所述第一可配置互连电路系统收到的第一和第二被乘数信号，生成积信号。

5.如权利要求4所述的专门处理块，其中所述算术运算器电路进一步包括：

第五输入端口；

移位器电路，所述移位器电路通过将来自所述乘法器电路的所述积信号在预确定方向移位预确定数量的比特，生成移位积信号；以及

另外的固定点加法器电路，所述另外的固定点加法器电路通过将所述移位积信号与从所述第五输入端口收到的另一信号相加，生成算术运算器电路输出信号。

6.如权利要求1、2或4任一项所述的专门处理块，进一步包括：

耦合在所述算术运算器电路与所述浮点加法器电路之间的浮点舍入电路，所述浮点舍入电路基于预确定的舍入方案，对从所述算术运算器电路收到的信号执行舍入运算。

7.如权利要求1、2、4或6任一项所述的专门处理块，进一步包括：

耦合在所述算术运算器电路与所述固定点加法器电路之间的逻辑电路块，其中所述逻辑电路块可配置以对从所述算术运算器电路收到的信号执行逻辑的运算。

8.如权利要求1、2、4、6或7任一项所述的专门处理块，进一步包括：

预加法器，其经由所述第一可配置互连电路系统的第一部分，从所述第一和第二输入端口接收第一和第二被加数信号，基于所述第一和第二被加数信号，生成和，以及经由所述第一可配置互连电路系统的第二部分，将所述和发送到所述算术运算器电路。

9.一种用于操作可配置以执行固定点算术运算和浮点算术运算的专门处理块的方法，所述方法包括：

分别在第一、第二、第三和第四输入端口接收第一、第二、第三和第四输入信号；

使用第一可配置互连电路系统，以在所述第一、第二和第三输入信号之中选择第一和第二被乘数，并且将所述第一和第二被乘数路由到算术运算器电路；

使用第二可配置互连电路系统，以在所述第二和第四输入信号和来自所述算术运算器电路的算术运算器电路输出信号之中选择第一和第二被加数，并且将所述第一和第二被加数路由到浮点加法器电路和固定点加法器电路；以及

使用第三可配置互连电路系统，以在来自所述浮点加法器电路的浮点加法器电路输出信号、来自所述固定点加法器电路的固定点加法器电路输出信号及来自所述算术运算器电路的所述算术运算器电路输出信号之中选择输出信号，并且将所述输出信号路由到输出端口。

10.如权利要求9所述的方法，进一步包括：

使用在所述算术运算器电路中的乘法器电路，以基于所述第一和第二被乘数，生成积信号。