[发明专利]半导体装置

说明书

具有在相邻的栅沟槽部间的台区设置n⁺型的积累区的情况。积累区例如通过离子注入而形成。如果在离子注入时使用的掩模的端部塌边，则有无法在台区的预定的深度形成积累区的问题。提供一种半导体装置，具备：设置于半导体基板的周边部的边缘终端部；以及被边缘终端部包围的有源部，有源部具有：沿着预定的排列方向排列的多个栅沟槽部；设置于多个栅沟槽部中的与所述边缘终端部最靠近的栅沟槽部与边缘终端部之间的多个虚设沟槽部；位于多个虚设沟槽部的各个沟槽部之间的台区；以及设置于台区的至少一部分的第一导电型的积累区。

技术领域

本发明涉及半导体装置。

背景技术

以往，已知有将IGBT(Insulated Gate Bipolar Transistor：绝缘栅型双极晶体管)等晶体管、FWD(Free Wheeling Diode：续流二极管)等二极管形成于同一个芯片的半导体装置(例如，参见专利文献1)。另外，已知有将具有栅电极的沟槽部设置于p型半导体层中的技术(例如，参见专利文献2)。

现有技术文献

专利文献

专利文献1：日本特开2015-135954号公报

专利文献2：日本特开平09-270512号公报

发明内容

技术问题

有在相邻的栅沟槽部之间的台区设置n⁺型的电荷积累区的情况。电荷积累区例如通过离子注入而形成。如果在离子注入时使用的掩模的端部塌边，则产生无法在台区的预定的深度形成电荷积累区的问题。

技术方案

本发明的第一形态提供一种半导体装置。半导体装置可以具备边缘终端部和有源部。边缘终端部可以设置于半导体基板的周边部。有源部可以被边缘终端部包围。有源部可以具备多个栅沟槽部、多个虚设沟槽部、台区和积累区。多个栅沟槽部可以沿着预定的排列方向排列。多个虚设沟槽部可以设置于多个栅沟槽部中的与所述边缘终端部最靠近的栅沟槽部与边缘终端部之间。台区可以位于多个虚设沟槽部的各个沟槽部之间。积累区可以设置于台区的至少一部分。积累区可以是第一导电型。

有源部还可以具有接触区。接触区可以设置于位于多个虚设沟槽部之间的台区的正面。接触区可以是第二导电型。

有源部可以在至少一个台区不具有积累区。台区可以是位于多个虚设沟槽部之间的台区。

有源部还可以具有阱区。阱区可以覆盖多个虚设沟槽部中的2个以上虚设沟槽部的底部。阱区可以是第二导电型。

有源部可以具有不包括积累区的台区。不包括积累区的台区可以设置在阱区与包括积累区的台区之间。

有源区还具有漂移区、集电区和反型半导体区。漂移区可以是浓度比积累区的浓度低的第一导电型。集电区可以位于比漂移区更靠下方的位置。集电区可以是第二导电型。反型半导体区可以位于比位于多个虚设沟槽部的正下方的漂移区更靠下方的位置。反型半导体区可以是浓度比漂移区浓度高的第一导电型。

反型半导体区在排列方向上可以设置为从阱区的内侧端部到设有积累区的台区的外侧端部为止。

反型半导体区在排列方向上可以设置为从阱区的外侧端部到设有积累区的台区的外侧端部为止。

另外，反型半导体区在排列方向可以设置为从设置于边缘终端部的保护环的底部，经由阱区的外侧端部到设有积累区的台区的外侧端部为止。有源部可以在位于多个虚设沟槽部之间的全部的台区具有积累区。积累区可以包括位于与多个虚设沟槽部中的最靠近于边缘终端部的虚设沟槽部相比更靠外侧的位置的最外部。

在此，上述的发明内容并没有列举出本发明的所需的全部特征。另外，这些特征组的子组合也成为发明。

附图说明