[发明专利]用于功率优化的链路速度控制系统

说明书

公开了用于功率优化的链路速度控制系统。在一个方面，通信链路基于链路利用水平来调节数据传输速度。在第二示例性方面，影响链路速度的一个或多个条件被加权且被综合地评估以确定高效或最优链路速度。通过以此方式调节链路速度，可以使用较低链路速度，并且可实现净功率节省。

优先权要求

本申请要求于2016年3月23日提交的题为“DYNAMIC PCIE LINK SPEED RATECHANGE FOR OPTIMAL POWER SAVINGS(用于最优功率节省的动态PCIE链路速率改变)”的美国临时专利申请S/N.62/312,303的优先权，该申请的内容通过援引全部纳入于此。

本申请还要求于2016年11月4日提交的题为“ALGORITHM FOR CHANGING LINKSPEED FOR POWER OPTIMIZATION(用于改变链路速度以用于功率优化的算法”的美国临时专利申请S/N.62/417,902的优先权，该申请的内容通过援引全部纳入于此。

本申请还要求于2017年3月22日提交的题为“LINK SPEED CONTROL SYSTEMS FORPOWER OPTIMIZATION(用于功率优化的链路速度控制系统)”的美国专利申请S/N.15/465,984的优先权，该申请的内容通过援引全部纳入于此。

背景

I.公开领域

本公开的技术一般涉及高速数据通信，尤其涉及用于高速数据通信的通信链路上的功率优化。

II.背景技术

电子设备(诸如蜂窝电话、调制解调器、计算机、数字音乐播放器、游戏设备及诸如此类)已经成为日常生活的一部分。小型计算设备如今被放置在从汽车到住房用锁等各种事物中，并且正日益变得越来越复杂。例如，许多电子设备具有一个或多个帮助控制该设备的处理器、以及支持该处理器及该设备的其他部件的数个数字电路。电子设备可包括要求板级互连以供用于通信和操作协调的多个集成电路(IC)。

在此类移动计算设备和其他复杂计算装置的IC和组件之间通常使用高速接口。例如，某些设备可包括通过通信链路来彼此交互的处理、通信、存储、和/或显示设备。虽然这些通信链路中的一些可能是高速度的，但其他通信链路可能不需要支持此类高速度。例如，这些组件中的一些(包括同步动态随机存取存储器(SDRAM))可以能够以处理器时钟速率(即，高速度)来提供或消费数据和控制信息。相反，其他组件(诸如显示器控制器)可能需要处于相对低的视频刷新率的可变数据量。

高速外围组件互连(PCI)(PCIe)是用于将设备连接至一个或多个外围设备的串行扩展总线标准。虽然PCIe是点对点标准，但是一个设备可以通过多个PCIe总线或通过集线器或开关来耦合至多个设备。PCIe提供比并行总线更低的等待时间和更高的数据传输速率。使用PCIe进行数据传输的外围设备包括图形适配器卡、网络接口卡(NIC)、存储加速器设备和其他高性能外围设备。

移动计算设备通常依赖于电池供电。高速通信总线(诸如PCIe总线)可以消耗相对大量的功率，且随着此类高速通信总线上的频率增大，功耗也增大。消费者对较长电池寿命的需求已经给设备制造商施加了寻找减小功耗的方式的压力。

公开概述

详细描述中所公开的各方面包括用于功率优化的链路速度控制系统。在第一示例性方面，通信链路基于链路利用水平来调节数据传输速度。在第二示例性方面，影响链路速度的一个或多个条件被加权且被综合地评估以确定高效或最优链路速度。通过以此方式调节链路速度，可以使用较低链路速度，并且可实现净功率节省。