[发明专利]具有纳米结构能量存储装置的插入件

说明书

一种插入件装置，包括：插入件基底；多个导电通孔，其延伸穿过插入件基底；导体图案，其在插入件基底上；以及纳米结构能量存储装置。纳米结构能量存储装置包括：形成在插入件基底上的至少第一多个导电纳米结构；嵌入了第一多个导电纳米结构中的每个纳米结构的导电控制材料；连接至第一多个纳米结构中的每个纳米结构的第一电极；通过导电控制材料与第一多个纳米结构中的每个纳米结构分开的第二电极，其中，第一电极和第二电极被配置成允许纳米结构能量存储装置与集成电路电连接。

技术领域

本发明涉及插入件装置，插入件装置用于布置在电子装置与装置基底之间，以通过所述插入件装置使第一电子装置和装置基底互连。本发明还涉及制造这种插入件装置的方法。

背景技术

电子装置需要电能来操作。在便携式电子装置中，通常提供电池，并且从电池汲取电能以向包括在电子装置中的集成电路供力。此外，不断提高系统级性能的许多驱动因素，包括但不限于在较高的数据传输速率的情况下的较小的形状因子、信号完整性、存储器带宽、功率和热管理能力等。最重要的是，现今的集成和便携式产品正不断努力以改进至少这些指标。硅通孔(Through Silicon Via)(TSV)技术的成熟为紧密地一起共存在小形状因子组件中的逻辑、模拟、传感器和存储器的同构和异构集成开辟了巨大的可能性。此外，TSV技术的突破和成熟使得将插入件封装技术提高到下一水平的可能性能够开发。在专利US8426961B2、US8928132B2、US8426961B2、US8263434B2中公开了包括TSV的插入件的一些良好示例。插入件技术的适应性在半导体工业中正在稳步增长。插入件技术带来了诸多好处，包括使得能够实现异构管芯封装、借助TSV的较短的互连线、集成无源器件(IPD)、垂直封装集成等。这种集成能够获得高密度I/O，从而使得不同类型的管芯(例如,逻辑管芯和存储管芯)可以彼此靠近地位于TSV插入件上。这种技术也称为2.5D封装技术。此外，硅管芯可以层层堆叠于彼此顶部上，这减少了所限定部件的物理区域。这种层层堆叠被称为3D封装技术。

然而，这种稠密填充的管芯的集成可能需要付出代价。许多低功率的高速集成电路对由位于电路块中的晶体管的连续切换产生的电噪声极其敏感。该问题的已知解决方案是将电路与所谓的去耦电容器连接，以使功率波动引起的噪声最小化。去耦电容器基本上在本地存储电荷，然后电荷可以给出所需的能量以补偿晶体管切换阶段期间的任何突然波动或电压变化，并且从而使任何电压噪声最小化，使得电路可以继续平稳地工作，并且从而实现增强的性能。

还已知随着电路频率的增加，电感的影响变得更加关键。因此，一个重要的改进是使这种去耦电容器尽可能接近目的电路，由此去耦电容器应该用于减少来自互连线的寄生电感。已经采用了许多方法来生产集成的去耦电容器，例如，利用部分的栅极介电层、利用电路的金属层之间的空间、利用多层不同材料堆叠的电容器结构等。然而，这些方法需要大占地(footprint)的有源硅区域、电介质泄漏、寄生电阻，或者受到由平行板面积或处理复杂性或成本所限定的每单位面积电容增加的基本限制的限制。在专利US7416954B2中公开了不同方法的良好示例。

在专利US7518881B2中解释了在插入件上具有集成的基于硅的电容器的优点。这种集成能够降低可以连接至电容器集成插入件的集成(IC)电路装置上的电压噪声。本公开内容的主要进步是通过将电容器集成在IC将要连接的插入件的表面，使电容器更靠近IC。在US7488624B2中公开了这种方法的变型，其中，描述了如何在插入件中配置多个基于硅的集成电容器。在US8618651B1中公开了集成的电容器的又一个示例，其中，硅电容器形成在盲TSV通孔内。在US9236442B2中公开了基于硅沟槽的电容器的另一示例，其中，用高纵横比硅沟槽来制造电容器装置。在US9257383B2中公开了沟槽电容器制造方法的变型。

因此，传统的基于硅的嵌入式高纵横比沟槽电容器技术已经成熟，可用于批量生产，并且可以在现今的智能手机封装中发现它。然而，考虑到小型化的趋势，基于硅的电容器技术的潜力受到使得每单位面积的电容器密度、不期望的寄生电阻、处理期间增加的硅基底中的膜应力、升级的制造复杂性和每项功能的经济成本合适的能力的限制。