[发明专利]印刷电路板制造用铜箔、带载体的铜箔和覆铜层叠板、以及使用它们的印刷电路板的制造方法

说明书

本发明的目的在于提供一种印刷电路板制造用铜箔，所述印刷电路板制造用铜箔可以在不另行需要追加的蚀刻工序的情况下、显著地降低Cu蚀刻的面内不均，其结果能抑制晶种层的缺失、电路凹痕的发生。该铜箔依次具备第一铜层、蚀刻牺牲层和第二铜层，蚀刻牺牲层的蚀刻速率相对于Cu的蚀刻速率之比r大于1.0。

技术领域

本发明涉及印刷电路板制造用铜箔、带载体的铜箔和覆铜层叠板、以及使用它们的印刷电路板的制造方法。

背景技术

作为适于电路的微细化的印刷电路板的制造工艺，广泛采用了MSAP(改良型半加成)法。MSAP法是适于形成极微细的电路的方法，为了发挥其特征，使用带载体的极薄铜箔而进行。例如，如图4和5所示那样，在于基底基材111a上具备预浸料111b的绝缘树脂基板111(根据需要能内置下层电路111c)上，使用底漆层112将极薄铜箔110加压并密合(工序(a))，将载体(未作图示)剥离后，根据需要通过激光穿孔形成通孔113(工序(b))。接着，实施化学镀铜114(工序(c))后，通过使用干膜115的曝光和显影，用规定的图案进行掩蔽(工序(d))，实施电镀铜116(工序(e))。将干膜115去除，形成布线部分116a(工序(f))后，在它们的厚度整体上将相邻的布线部分116a,116a之间的不需要的极薄铜箔等通过蚀刻去除(工序(g))，得到以规定的图案形成的布线117。特别是，近年来，伴随着电子电路的小型轻量化，寻求电路形成性更优异的(例如能形成线/空间＝15μm以下/15μm以下的微细电路的)MSAP法用铜箔。例如，专利文献1(国际公开第2012/046804号)中公开了如下铜箔：其是将剥离层、铜箔依次层叠于JIS-B-06012-1994中规定的表面坯料山的凹凸的平均间隔Sm为25μm以上的载体上，将铜箔从载体剥离而成的，通过使用该铜箔，可以在不有损布线(wringline)的直线性的情况下进行蚀刻直至线/空间为15μm以下的极细宽度。

另一方面，作为适于轻量化、小型化的印刷电路板的制造工艺，采用利用如下无芯积层法的制造方法：在支撑体(芯)表面的金属层上形成布线层，进而形成积层层后，将支撑体(芯)分离。通过上述方法制造的印刷电路板是将电路图案埋入绝缘层中的类型，因此，该工艺被称为ETS(Embedded Trace Substrate)工艺。基于使用带载体的铜箔作为表面上具备金属层的支撑体用的构件的无芯积层法的、印刷电路板的制造方法的现有例如图11和12所示。图11和12所示的例子中，首先，将依次具备载体212、剥离层214和铜箔216的带载体的铜箔210层叠于预浸料等无芯支撑体218。接着，在铜箔216上形成光致抗蚀剂图案220，经过图案镀覆(电镀铜)222的形成和光致抗蚀剂图案220的剥离，形成布线图案224。然后，在图案镀覆中根据需要实施粗糙化处理等层叠前处理，形成第一布线层226。接着，如图12所示那样，为了形成积层层242，将绝缘层228、和根据需要的成为第二布线层238的晶种层的带载体的铜箔230(具备载体232、剥离层234和铜箔236)层叠，将载体232剥离，并且，通过激光等对铜箔236和其正下的绝缘层228进行开孔加工。接着，通过化学镀铜、光致抗蚀剂加工、电镀铜、光致抗蚀剂剥离和快速蚀刻(Flash Etching)等进行图案化，形成第二布线层238，根据需要重复该图案化，直至形成第n布线层240(n为2以上的整数)。然后，将无芯支撑体218与载体212一起剥离，形成积层布线板244(也称为无芯布线板)，将在第一布线层226的布线图案间露出的铜箔216、和存在的情况下的在积层层242的第n布线层240的布线图案间露出的铜箔236等通过快速蚀刻去除，形成规定的布线图案，得到印刷电路板246。

现有技术文献

专利文献

专利文献1：国际公开第2012/046804号

专利文献2：日本特开2014-63950号公报

发明内容