[发明专利]双面研磨方法及双面研磨装置

说明书

本发明提供一种双面研磨方法，将支承于载体的半导体晶圆，由经分别贴附有研磨垫的上定盘及下定盘所夹入，使该半导体晶圆的双面滑接于该研磨垫，而同时研磨该半导体晶圆的双面，其中经贴附于该上定盘的该研磨垫的厚度A(mm)、及经贴附于该下定盘的该研磨垫的厚度B(mm)，满足1.0≦A+B≦2.0，且A/B1.0的关系。由此，能够得到在将GBIR的值抑制在要求值以下的同时，F‑ZDD0的半导体晶圆。

技术领域

本发明涉及一种双面研磨方法及双面研磨装置。

背景技术

近年来，在硅晶圆等的半导体晶圆的平坦度需求中，对于作为半导体晶圆的外周部的形状的评价指标的F-ZDD(front Z-Height Double Differentiation)的要求为逐渐提升。具体而言，要求有F-ZDD0，即半导体晶圆的外周部的形状为垂下的形状。

半导体晶圆的制造步骤中，一般而言，为进行半导体晶圆的双面研磨。于双面研磨中，以分别贴附于上下定盘的研磨垫将半导体晶圆夹入，使半导体晶圆滑动而同时研磨表面及里面的双面(例如参照专利文献1)。已知有于上下定盘贴附同种类、同厚度的研磨垫而进行双面研磨，在此情况下，能够将研磨垫的厚度增加，以使F-ZDD未满0。

〔现有技术文献〕

〔专利文献〕

专利文献1：日本特开2014-223704号公报

发明内容

另一方面，亦同样希望将为半导体晶圆的平坦度的评价指标之一的GBIR(GlobalBackSurface-Referenced Ideal Plane/Range)抑制在低数值。也就是说，亦希望使GBIR为顾客的要求值以下。

但是，如同前述，于双面研磨中，若是为了使F-ZDD未满0而加大研磨垫的厚度，则半导体晶圆将成为凸起状而此GBIR变大，而GBIR会超过要求值。也就是说，GBIR与F-ZDD为取舍选择关系，具有难以同时满足要求的问题。

本发明鉴于前述问题，目的在于提供一种双面研磨方法及双面研磨装置，能够得到在将GBIR的值抑制在要求值以下的同时，F-ZDD0的半导体晶圆。

为了达成上述目的，本发明提供一种双面研磨方法，将支承于一载体的一半导体晶圆，由经分别贴附有研磨垫的一上定盘及一下定盘所夹入，使该半导体晶圆的双面滑接于该研磨垫，而同时研磨该半导体晶圆的双面，其中经贴附于该上定盘的该研磨垫的厚度A(mm)、及经贴附于该下定盘的该研磨垫的厚度B(mm)，满足1.0≦A+B≦2.0，且A/B1.0的关系。

本发明通过控制贴于上下定盘的研磨垫的厚度的合计值(A+B)，将双面研磨后的半导体晶圆的GBIR维持在足够低的值，且通过将上下定盘的研磨垫的厚度的比值(A/B)优化，能够将双面研磨后的半导体晶圆的F-ZDD控制在任意的负数值。即，依照本发明，能够在将双面研磨后的半导体晶圆的GBIR维持在足够低的值的同时，将F-ZDD控制在未满0的任意适当的负数值。

此时，本发明的双面研磨方法中，以经贴附于该上定盘的该研磨垫的厚度A(mm)、及经贴附于该下定盘的该研磨垫的厚度B(mm)，进一步满足1.5≦A/B≦2.5的关系为佳。

如此使1.5≦A/B≦2.5，则能够更加确实地将双面研磨后的半导体晶圆的F-ZDD控制在负数值。又若使A/B≦2.5，则由于能够更加充分确保经贴附于下定盘的研磨垫的厚度，因此能够确实防止经贴附于下定盘的研磨垫于双面研磨中的断裂的产生。

此时，作为经贴附于该上定盘及该下定盘的研磨垫，以使用邵氏A硬度为85以上95以下之物为佳。

若是经贴附于上定盘及下定盘的研磨垫的邵氏A硬度为85以上，则能够更加正确地进行GBIR及F-ZDD的控制。又，研磨垫的邵氏A硬度为95以下，则难以于半导体晶圆发生伤痕。