[发明专利]存储设备、芯片及存储设备的控制方法

权利要求书

1.一种存储设备，其特征在于，所述存储设备包括：

读端口和写端口；

缓存单元和单端口随机接入存储器RAM，所述读端口与所述RAM相连，所述写端口通过所述缓存单元与所述RAM相连；

控制单元，用于：

在第n时钟周期，将所述写端口输入的第一数据块写入所述缓存单元，其中n为不小于1的正整数；

在第n时钟周期，从存储的数据中获取第二数据块，并将所述第二数据块发送至所述读端口。

2.如权利要求1所述的存储设备，其特征在于，所述控制单元还用于：

在第n+k时钟周期，将所述第一数据块写入所述RAM中，其中所述第n+k时钟周期为所述RAM无需执行读操作的时钟周期，k为不小于1的整数。

3.如权利要求2所述的存储设备，其特征在于，所述读端口和所述写端口的位宽均为N，所述RAM的端口的位宽为K×N，其中N为不小于1的整数，K为大于1的整数，

所述将所述第一数据块写入所述RAM中，包括：

从所述缓存单元获取目标数据，所述目标数据包括K个数据块，所述第一数据块为所述K个数据块中的一个数据块；

将所述目标数据一次性写入所述RAM中。

4.如权利要求3所述的存储设备，其特征在于，所述K个数据块中的第i个数据块存入所述缓存单元中的时间早于所述K个数据块中的第i+1个数据块存入所述缓存单元中的时间，其中1≤i≤K-1，

所述控制单元还用于：

在第n+k+t时钟周期，根据所述第一数据块的读地址，确定所述目标数据在所述RAM中的目标地址，所述目标地址等于所述第一数据块的读地址除以K的商，t为不小于1的整数；

从所述目标地址中读取所述目标数据；

根据所述目标数据的读地址，从所述目标数据中获取所述K个数据块中的第m个数据块，作为所述第一数据块，m等于所述第一数据块的读地址除以K的余数。

5.如权利要求1-4中任一项所述的存储设备，其特征在于，所述缓存单元包括K个寄存器组，所述K个寄存器组依次存储所述写端口中写入的数据块。

6.如权利要求1-5中任一项所述的存储设备，其特征在于，所述读端口还与所述缓存单元相连，

所述从存储的数据中获取第二数据块，包括：

根据所述第二数据块的读地址，以及所述缓存单元中存储的数据块的地址范围，确定所述缓存单元是否存储有所述第二数据块；

在所述缓存单元未存储所述第二数据块的情况下，从所述RAM中获取所述第二数据块。

7.如权利要求6所述的存储设备，其特征在于，所述控制单元还用于：

在所述缓存单元存储有所述第二数据块的情况下，从所述缓存单元中获取所述第二数据块。

8.一种芯片，其特征在于，包括：

如权利要求1-7中任一项所述的存储设备；

访存设备，与所述存储设备相连，所述访存设备用于通过所述存储设备的读端口和写端口访问所述存储设备。

9.如权利要求8所述的芯片，其特征在于，所述芯片为现场可编程门阵列或特定用途集成电路。

10.一种存储设备的控制方法，其特征在于，所述存储设备包括：

读端口和写端口；

缓存单元和单端口随机接入存储器RAM，所述读端口与所述RAM相连，所述写端口通过所述缓存单元与所述RAM相连；

所述方法包括：

在第n时钟周期，将所述写端口输入的第一数据块写入所述缓存单元；

在第n时钟周期，从存储的数据中获取第二数据块，并将所述第二数据块发送至所述读端口。

11.如权利要求10所述的方法，其特征在于，所述方法还包括：

在第n+k时钟周期，将所述第一数据块写入所述RAM中，其中所述第n+k时钟周期为所述RAM无需执行读操作的时钟周期，k为不小于1的整数。