[发明专利]半导体装置以及半导体装置的制造方法

说明书

本发明的功率半导体装置100,包括：半导体基体110，在第一半导体层112上层积有第二半导体层114，在第二半导体层114的表面形成有沟槽118，在沟槽118内形成有由外延层构成的第三半导体层116；第一电极126；层间绝缘膜122，具有规定开口128；以及第二电极124，其中，在开口128的内部填充有金属，并且开口128位于避开第三半导体层116的中央部的位置上，第二电极124经由金属与第三半导体层116相连接，第三半导体层116的中央部的表面被层间绝缘膜122所覆盖。根据本发明的半导体装置，其提供一种：具备在沟槽118内形成有由外延层构成的第三半导体层116的，同时不易因穿通模式下的击穿导致耐压降低的半导体装置。

技术领域

本发明涉及半导体装置以及半导体装置的制造方法。

背景技术

以往，具备在n型半导体层的表面形成有规定深度的沟槽的，并且在该沟槽内形成有由外延层构成的p型半导体层的半导体基体的MOSFET已被普遍认知(例如，参照专利文献1)。

以往的MOSFET700如图21所示，包括：半导体基体710，在n⁺型第一半导体层712上层积有n^-型第二半导体层714，在第二半导体层714的表面形成有沿规定方向排列的规定深度的多个沟槽718，并且在该沟槽718内形成有由外延层构成的p^-型第三半导体层716(参照图22中的半导体基体710’)，其中，在第二半导体层714的表面的一部分以及第三半导体层716的整个表面形成有p型基极层720，并且在基极层720的表面的一部分上形成有n型第一导电型高浓度扩散区域740(源极区域740)；第一电极726(漏电极)，位于第一半导体层712的表面上；层间绝缘膜722，位于第二半导体层714以及p第三半导体层716的表面上，并且从平面上看具有形成在形成有第三半导体层716的区域内的规定的开口728；第二电极724(源电极)，位于层间绝缘膜722上；以及栅电极744，经由栅极绝缘膜742形成，至少覆盖被源极区域740和第二半导体层714夹住的基极层720。

在以往的MOSFET700中，在将被相邻的沟槽718夹住的部分上的第二半导体层714中比基极层720更深的区域的部分定为第一柱形(column)1C,将第三半导体层716中比基极层720更深的区域的部分定为第二柱形2C时，通过第一柱形1C与第二柱形2C构成了超级结结构(super junction)。

在以往的MOSFET700中，在开口部728的内部直接填充有构成第二电极724的金属，并且第二电极724与第三半导体层716(具体为：源极区域740以及基极层720)直接连接。

在这样的以往的MOSFET700中，第三半导体层716是由：在第二半导体层714上形成沟槽718，并且将该沟槽718利用p型外延层回填后形成的。

根据以往的MOSFET700，由于从平面上看是通过第一柱形1C与第二柱形2C构成了超级结结构，因此是一种具备高耐压以及低导通电压特征的MOSFET。

【先行技术文献】

【专利文献1】特开2006-140277号公报