[实用新型]一种薄膜晶体管及显示器面板

说明书

一种薄膜晶体管，包括：衬底、设置在所述衬底上的栅极叠层和设置在该栅极叠层上的由金属氧化物构成的有源岛，所述有源岛部分区域上覆盖有电极，所述电极与所述有源岛之间还具有绝缘层，所述有源岛的边界的铅垂面自对准于由所述电极及所述绝缘层构建的总投影面积的边界的铅垂面，该有源岛在电极覆盖下的区域分别为源区、漏区，非电极覆盖下的区域为沟道区。本实用新型还涉及具有上述薄膜晶体管的显示器面板。上述薄膜晶体管及具有上述薄膜晶体管的显示器面板既减少了制备晶体管所需的掩膜光刻步骤，从而大大降低了制备成本，又具有更小的器件尺寸，更低的源漏寄生电阻、更优良的开态、关态性能和更强的器件可靠性，更符合显示器面板的发展趋势。

技术领域

本实用新型涉及一种金属氧化物薄膜晶体管结构，尤其是用于显示器面板中的薄膜晶体管结构。

背景技术

背沟道刻蚀(back-channel etched:BCE)结构和刻蚀阻挡层(etch-stop:ES)结构是背栅金属氧化物薄膜晶体管的两种主流结构。在传统背沟道刻蚀结构的薄膜晶体管中，暴露的背沟道界面会在刻蚀电极的过程中受到损伤，进而影响到器件的性能和稳定性。虽然通过在有源层沟道区上方添加一层刻蚀阻挡层能有效地避免这样的损伤，但是添加的刻蚀阻挡层不仅会增加一道额外的掩膜光刻步骤、从而增加器件的制备成本，而且更重要的是刻蚀阻挡层结构大大增加了沟道区的长度和所需的栅极电极长度，这样会增大薄膜晶体管的面积和相应的寄生电容、进而极大地限制显示器分辨率的进一步提升，背离了显示器向高分辨率发展的趋势。归纳而言，背沟道刻蚀的器件结构的优势在于提供了简单的工艺流程，较低的制备成本和较小的器件尺寸，但是较差的器件性能和稳定性；而刻蚀阻挡层的器件结构提供了更优的器件性能和稳定性，但增大了器件的面积和寄生电容，增加了制造成本。为此，金属氧化物薄膜晶体管制造业急需一种新型的薄膜晶体管结构，能够同时满足低成本、小尺寸、高性能等多重要求。

另一方面，传统的金属氧化物薄膜晶体管通过在本征有源层上淀积金属来形成源漏电极。由于不匹配的电子功函数，在电极和有源层的接触界面处通常会形成肖特基势垒，从而增大界面的接触电阻，即较高的薄膜晶体管寄生接触电阻。同时本征态的金属氧化物半导体通常是高电阻率的，这会带来较高源漏电阻抑制晶体管开态特性的问题。现有的解决办法通常通过对有源层的源区、漏区进行掺杂来降低源区、漏区的电阻率，但这会牺牲工艺稳定性并且大大增加所需的制备成本。例如，源漏区域可以通过等离子处理将氢离子掺杂到源区、漏区中从而降低源区、漏区的电阻率，但整个工艺并不稳定。其他掺杂物，例如硼和磷，则需要极为昂贵的离子注入设备以及额外的激活过程来达到相同的效果。为此，在薄膜晶体管制造行业急需一种成本低廉、制造工艺简单的方法来降低金属氧化物有源层中源区、漏区的电阻率。

图1为传统背沟道刻蚀结构背栅薄膜晶体管的剖视图。其中，薄膜晶体管包括：衬底1a；在衬底1a上设置有栅极叠层2a，栅极叠层2a包括图形化的栅极电极21a和设置在栅极电极21a之上的栅极绝缘层22a；在栅极叠层2a上设置有有源层，利用一道独立的掩膜光刻步骤图形化所述有源层形成有源岛3a；有源岛3a之上覆盖有图形化的电极4a；有源岛3a与电极4a相接触的区域分别形成源区31a、漏区33a，有源岛3a与电极4a非相接触的区域形成沟道区32a；其中，源区31a、漏区33a分别位于沟道区32a的两端，并与沟道区32a相连接。在薄膜晶体管工作过程中，通过对栅极电极施加一定的电压，能够调制沟道区的载流子数，进而控制通过沟道区的电流，最终实现薄膜晶体管的开关。薄膜晶体管的关态电流很大程度上取决于沟道区的电阻率和缺陷密度，更高的电阻率和更少的缺陷密度带来更低的关态电流和更好的器件性能。薄膜晶体管的开态电流受限于源区、漏区的电阻率，更低的源区、漏区电阻率有利于降低寄生电阻，提高开态电流。对于背沟道刻蚀结构背栅薄膜晶体管，其沟道区32a在图形化刻蚀电极4a的过程中会受到损伤，产生大量的缺陷，这样会大大降低器件的性能。产生的缺陷包括导电类缺陷，其会降低沟道区32a的电阻率，从而增大薄膜晶体管的关态电流。另一方面，其本征高电阻率的源区31a、漏区33a也会限制薄膜晶体管的开态电流。