[实用新型]一种时间放大器和半导体存储器

权利要求书

1.一种时间放大器，其特征在于，包括：

第一闩锁器和第一缓存器，所述第一缓存器用于接受第一时间脉冲的输入，所述第一闩锁器的第一闩锁输入端与所述第一缓存器的输出端连接，所述第一闩锁器的第二闩锁输入端接收第二时间脉冲，所述第一闩锁器的Q输出端藕接有第一电容，所述第一闩锁器的Q1输出端耦接有第二电容；及

第一D触发器，所述第一D触发器的第一触发输入端从所述第一缓存器接收经延迟预定时间间隔的所述第一时间脉冲，所述第一D触发器的第二触发输入端接收所述第二时间脉冲，所述第一D触发器的第一触发输出端与所述第一电容和所述第二电容中的至少一个连接，用于控制调节所述第一电容和所述第二电容的电容值。

2.如权利要求1所述的时间放大器，其特征在于，所述第一缓存器包括相互串联的多个第一缓存单元，各所述第一缓存单元用于延迟输入所述第一缓存器的信号，多个所述第一缓存单元共同将所述第一时间脉冲延迟所述预定时间间隔。

3.如权利要求2所述的时间放大器，其特征在于，还包括：

第二闩锁器和第二缓存器，所述第二缓存器用于接受第二时间脉冲的输入，所述第二闩锁器的第三闩锁输入端与所述第二缓存器的输出端连接，所述第二闩锁器的第四闩锁输入端接收第一时间脉冲，所述第二闩锁器的Q输出端藕接有第三电容，所述第二闩锁器的Q1输出端耦接有第四电容；

第二D触发器，所述第二D触发器的第三触发输入端从所述第二缓存器接收经延迟所述预定时间间隔的所述第二时间脉冲，所述第二D触发器的第四触发输入端接收所述第一时间脉冲，所述第二D触发器的第二触发输出端与所述第三电容和所述第四电容中的至少一个连接，用于控制调节所述第三电容和所述第四电容的电容值。

4.如权利要求3所述的时间放大器，其特征在于，所述第二缓存器包括相互串联的多个第二缓存单元，各所述第二缓存单元用于延迟输入所述第二缓存器的信号，多个所述第二缓存单元共同将所述第二时间脉冲延迟所述预定时间间隔。

5.如权利要求4所述的时间放大器，其特征在于，还包括：

或门，所述或门的第一输入端与所述第一D触发器的所述第一触发输出端连接，所述或门的第二输入端与所述第二D触发器的所述第二触发输出端连接，所述或门的输出端与所述第一电容、所述第二电容、所述第三电容或所述第四电容连接。

6.如权利要求5所述的时间放大器，其特征在于，还包括与所述第一闩锁器的Q输出端和Q1输出端连接的第一或非门，以及与所述第二闩锁器的Q输出端和Q1输出端连接的第二或非门。

7.如权利要求6所述的时间放大器，其特征在于，所述第一电容、所述第二电容、所述第三电容和所述第四电容的其中一个电容至少包括：

至少两条支路，所述支路之间并联，所述支路的输入端与对应的所述第一闩锁器或所述第二闩锁器的输出端连接，所述支路的输出端接地；

其中，所述支路由支路电容以及与所述支路电容串联的开关组成，所述开关受到对应连接的所述第一D触发器或所述第二D触发器的或逻辑控制。

8.如权利要求7所述的时间放大器，其特征在于，所述开关包括：

与非门，由对应连接的所述第一D触发器或所述第二D触发器的或逻辑控制所述与非门的接触引脚是否接入所述支路。

9.如权利要求8所述的时间放大器，其特征在于，当所述接触引脚接入所述支路时，对应连接的所述第一D触发器或所述第二D触发器发送控制信号至所述与非门的控制引脚。

10.一种半导体存储器，其特征在于，包括权利要求1至9任一项所述的时间放大器。