[实用新型]负载插入的检测电路及插接端口和电器

说明书

本实用新型涉及一种负载插入的检测电路及插接端口和电器，在采用晶体三极管、电容和反相器三者连接构成的检测电路中，通过时钟信号控制晶体三极管导通或者截止，从而控制电容的充电或者放电状态，即使有寄生电阻存在，也会由于晶体三极管的周期性导通，而保证反相器的输出端始终保持在低电平。避免了把寄生电阻拉低反相器输入端的电平误认为是插入的负载拉低了反相器输入端的电平，而误判为有负载插入的问题。提高了检测电路的准确性。

技术领域

本实用新型涉及电器领域，具体涉及一种负载插入的检测电路及插接端口和电器。

背景技术

插入检测是电子设备的常用功能。无负载时，电子设备关闭相应的电路，等检测到有负载接入后，才开启这些电路，从而达到节能省电的目的。图1示出了现有的负载插入检测电路10。其中，在负载插接口处设计一个阻值较大的电阻RPU上拉到电源VCC，以及一个电容CC到地，该接口同时接到一个反相器INV的输入端VI。无负载接入时，反相器的输入端VI被电阻上拉，反相器的输出端VO为低，而有负载20接入后，由于负载的等效电阻RL小于电阻RPU，会把反相器的输入端VI拉低，反相器输出端VO变为高电平，实现了负载的插入检测。然而，反相器的输入端VI不可避免的存在一些寄生效应，例如芯片管脚之间的寄生电阻、pcb上走线的寄生电阻等，这些寄生电阻会因生产工艺、气候变化而变化，如果寄生电阻小于电阻RPU，在没有负载接入的情况下，反相器的输入端VI也会被拉低，反相器的输出端VO输出高电平，导致误判为负载插入。

实用新型内容

为解决上述问题，本实用新型提供了一种负载插入的检测电路及插接端口和电器，可以提高检测负载是否插入的准确性。本实用新型的具体技术方案如下：

一种负载插入的检测电路，包括：

电容；

晶体三极管，所述晶体三极管的第一端连接电源，第二端通过所述电容接地，第三端连接时钟信号；所述时钟信号控制所述晶体三极管导通时，所述电源给所述电容充电，所述时钟信号控制所述晶体三极管截止时，所述电源停止给所述电容充电；

反相器，所述反相器的输入端连接在所述晶体三极管的第二端和所述电容之间，并连接至负载插接口；当所述负载插接口没有负载，则所述晶体三极管导通时，所述反相器的输出端为低电平，且所述晶体三极管截止时，所述反相器的输出端为低电平；当所述负载插接口有负载，则所述晶体三极管导通时，所述反相器的输出端为低电平，且所述晶体三极管截止时，所述反相器的输出端为高电平。

进一步地，所述晶体三极管为P型MOS管，所述P型MOS管的源极作为第一端连接电源，漏极作为第二端连接所述电容，栅极作为第三端连接所述时钟信号；当所述负载插接口没有负载，则所述时钟信号为低电平，所述P型MOS管导通时，所述反相器的输出端为低电平，且所述时钟信号为高电平，所述P型MOS管截止时，所述反相器的输出端为低电平；当所述负载插接口有负载，则所述时钟信号为低电平，所述P型MOS管导通时，所述反相器的输出端为低电平，且所述时钟信号为高电平，所述P型MOS管截止时，所述反相器的输出端为高电平。

进一步地，所述晶体三极管为PNP型三极管，所述PNP型三极管的发射极作为第一端连接电源，集电极作为第二端连接电容，基极作为第三端连接时钟信号；当所述负载插接口没有负载，则所述时钟信号为低电平，所述PNP型三极管导通时，所述反相器的输出端为低电平，且所述时钟信号为高电平，所述PNP型三极管截止时，所述反相器的输出端为低电平；当所述负载插接口有负载，则所述时钟信号为低电平，所述PNP型三极管导通时，所述反相器的输出端为低电平，且所述时钟信号为高电平，所述PNP型三极管截止时，所述反相器的输出端为高电平。

进一步地，一个时钟周期内的所述时钟信号的高电平占比为80%，低电平占比为20%。

进一步地，所述时钟信号的频率为10HZ至10KHZ之间的任一值。

进一步地，所述检测电路还包括：