[实用新型]负载插入的检测电路及插接端口和电器

权利要求书

1.一种负载插入的检测电路，其特征在于，包括：

电容；

晶体三极管，所述晶体三极管的第一端连接电源，第二端通过所述电容接地，第三端连接时钟信号；所述时钟信号控制所述晶体三极管导通时，所述电源给所述电容充电，所述时钟信号控制所述晶体三极管截止时，所述电源停止给所述电容充电；

反相器，所述反相器的输入端连接在所述晶体三极管的第二端和所述电容之间，并连接至负载插接口；当所述负载插接口没有负载，则所述晶体三极管导通时，所述反相器的输出端为低电平，且所述晶体三极管截止时，所述反相器的输出端为低电平；当所述负载插接口有负载，则所述晶体三极管导通时，所述反相器的输出端为低电平，且所述晶体三极管截止时，所述反相器的输出端为高电平。

2.根据权利要求1所述的检测电路，其特征在于，所述晶体三极管为P型MOS管，所述P型MOS管的源极作为第一端连接电源，漏极作为第二端连接所述电容，栅极作为第三端连接所述时钟信号；当所述负载插接口没有负载，则所述时钟信号为低电平，所述P型MOS管导通时，所述反相器的输出端为低电平，且所述时钟信号为高电平，所述P型MOS管截止时，所述反相器的输出端为低电平；当所述负载插接口有负载，则所述时钟信号为低电平，所述P型MOS管导通时，所述反相器的输出端为低电平，且所述时钟信号为高电平，所述P型MOS管截止时，所述反相器的输出端为高电平。

3.根据权利要求1所述的检测电路，其特征在于，所述晶体三极管为PNP型三极管，所述PNP型三极管的发射极作为第一端连接电源，集电极作为第二端连接电容，基极作为第三端连接时钟信号；当所述负载插接口没有负载，则所述时钟信号为低电平，所述PNP型三极管导通时，所述反相器的输出端为低电平，且所述时钟信号为高电平，所述PNP型三极管截止时，所述反相器的输出端为低电平；当所述负载插接口有负载，则所述时钟信号为低电平，所述PNP型三极管导通时，所述反相器的输出端为低电平，且所述时钟信号为高电平，所述PNP型三极管截止时，所述反相器的输出端为高电平。

4.根据权利要求1至3任一项所述的检测电路，其特征在于，一个时钟周期内的所述时钟信号的高电平占比为80%，低电平占比为20%。

5.根据权利要求4所述的检测电路，其特征在于，所述时钟信号的频率为10HZ至10KHZ之间的任一值。

6.根据权利要求4所述的检测电路，其特征在于，所述检测电路还包括：

处理器，所述处理器连接所述反相器的输出端，如果所述处理器接收到所述反相器的输出端的信号为脉冲信号，则确定所述负载插接口有负载插入，如果所述处理器接收到所述反相器的输出端的信号一直为低电平，则确定所述负载插接口没有负载插入。

7.一种插接端口，其特征在于，包括权利要求1至6任一项所述的负载插入的检测电路。

8.一种电器，其特征在于，包括权利要求7所述的插接端口。