[实用新型]用于将TAP信号耦合到集成电路封装中的JTAG接口的电路

说明书

本申请涉及用于将TAP信号耦合到集成电路封装中的JTAG接口的电路。nTRST引脚接收测试复位信号，TMS引脚接收测试模式选择信号，测试用TAP具有测试复位信号输入和测试模式选择信号输入，以及调试用TAP具有耦合到nTRST引脚的测试复位信号输入和耦合到TMS引脚的测试模式选择信号输入。反相器具有耦合到nTRST引脚的输入和耦合到测试用TAP的测试复位信号输入的输出，并且与门具有耦合到反相器的输出的第一输入、耦合到TMS引脚的第二输入、以及耦合到测试用TAP的测试模式选择输入的输出。由此实现在JTAG接口中的组合串行和并行的TAP选择。

技术领域

本公开涉及根据IEEE 1149.1标准的联合测试行动组(JTAG)测试或接口的领域，并且尤其涉及符合此标准但减少所使用的引脚数量并且减少延迟的设备特定功能性。

背景技术

JTAG是用于IEEE 1149.1标准的名称，其题为针对用于测试印刷电路板(PCB)和微处理器的测试访问端口(TAP)的标准测试访问端口和边界扫描架构。缩写JTAG代表联合测试行动组——制定IEEE 1149.1标准的个体组织的名称。

由JTAG所提供的功能性是向PCB和微处理器提供调试访问和边界扫描测试的功能性以及提供PCB和微处理器的调试访问和边界扫描测试的功能性。由调试工具使用调试访问来访问芯片的内部，从而使其资源和功能性可用和可修改，例如寄存器、存储器和系统状态。因此，可以使用调试访问来测试芯片本身的功能。由硬件测试工具使用边界扫描测试来测试芯片与印刷电路板(PCB)上的其他器件的物理连接。因此，可以使用边界扫描测试来测试芯片和其他器件之间的正确的电连接。

调试功能在某些情况下可以利用一个TAP，而边界扫描功能则利用另一个TAP。然而，这可能需要使用额外的引脚来在它们之间进行选择，这高于JTAG标准所要求的最小值，这在某些场景中可能是不期望的。

在一些实例中，边界扫描功能TAP和调试功能TAP二者可以串行连接。然而，这可能导致在边界扫描测试期间的延迟增加，这可能是不期望的。

因此，需要在实现JTAG接口的硬件中的进一步开发。

实用新型内容

提供本实用新型内容来介绍下面在详细描述中进一步描述的概念的选择。本实用新型内容并非旨在标识所要求保护的主题的关键或基本特征，也不旨在用于帮助限制所要求保护的主题的范围。

本文所公开的是一种用于将测试访问端口(TAP)信号耦合到集成电路封装中的联合测试动作组(JTAG)接口的电路。该电路包括被配置为接收测试复位信号的nTRST引脚、被配置为接收测试模式选择信号的TMS引脚、具有测试复位信号输入和测试模式选择信号输入的测试用测试访问端口(TAP)、以及具有耦合到nTRST引脚的测试复位信号输入和耦合到TMS引脚的测试模式选择信号输入的调试用测试访问端口(TAP)。电路还包括反相器和与门，所述反相器具有耦合到nTRST引脚的输入和耦合到测试用TAP的测试复位信号输入的输出，所述与门具有耦合到反相器的输出的第一输入、耦合到TMS引脚的第二输入和耦合到测试用TAP的测试模式选择输入的输出。

该电路通过不包括用于接收TAP选择信号的TAPSEL引脚将其总引脚数减少一个。

该电路包括通用输入输出引脚，来代替用于接收TAP选择信号的TAPSEL引脚。

JTAG接口可以是符合题为标准测试访问端口和边界扫描架构的 IEEE标准1149.1-2013的接口。