[实用新型]用于将TAP信号耦合到集成电路封装中的JTAG接口的电路

权利要求书

1.一种用于将测试访问端口TAP信号耦合到集成电路封装中的联合测试动作组JTAG接口的电路，所述电路包括：

nTRST引脚，被配置为接收测试复位信号；

TMS引脚，被配置为接收测试模式选择信号；

测试用TAP，具有测试复位信号输入和测试模式选择信号输入；

调试用TAP，具有耦合到所述nTRST引脚的测试复位信号输入和耦合到所述TMS引脚的测试模式选择信号输入；

反相器，具有耦合到所述nTRST引脚的输入和耦合到所述测试用TAP的所述测试复位信号输入的输出；和

与门，具有耦合到所述反相器的所述输出的第一输入、耦合到所述TMS引脚的第二输入和耦合到所述测试用TAP的测试模式选择输入的输出。

2.根据权利要求1所述的电路，其中，所述电路通过不包括用于接收TAP选择信号的TAPSEL引脚而将其总引脚数减少1。

3.根据权利要求1所述的电路，其中，所述电路包括通用输入输出引脚，来代替用于接收TAP选择信号的TAPSEL引脚。

4.根据权利要求1所述的电路，其中，所述JTAG接口包括符合题为标准测试访问端口和边界扫描架构的IEEE标准1149.1-2013的接口；其中所述测试复位信号包括根据IEEE标准1149.1-2013的nTRST信号；其中测试模式选择信号包括根据所述IEEE标准1149.1-2013的TMS信号；其中所述测试用TAP包括根据IEEE标准1149.1-2013的测试用TAP；并且其中所述调试用TAP包括根据IEEE标准1149.1-2013的调试用TAP。

5.一种用于将测试访问端口TAP信号耦合到集成电路封装中的联合测试动作组JTAG接口的电路，所述电路包括：

测试数据输入TDI引脚，被配置为接收测试数据输入信号；

测试数据输出TDO引脚，被配置为输出测试数据输出信号；

调试用TAP电路，具有耦合到所述TDI引脚的测试数据输入、以及旁路寄存器，所述旁路寄存器具有耦合到所述调试用TAP电路的所述测试数据输入的输入；

多路复用器，具有耦合到所述TDI引脚的第一输入、耦合为接收来自所述调试用TAP电路的输出的第二输入、和输出；

测试用TAP电路，具有耦合到所述多路复用器的输出的测试数据输入、以及数据寄存器，所述数据寄存器具有耦合到所述测试用TAP电路的所述测试数据输入的输入；

其中所述调试用TAP电路还包括指令寄存器；

其中所述测试用TAP电路还包括指令寄存器；

胶合逻辑，被配置为控制所述多路复用器的切换，使得当所述调试用TAP电路和所述测试用TAP电路都处于移位数据寄存器shift-dr状态并且所述调试用TAP电路的所述指令寄存器包含旁路指令时，或者当所述调试用TAP电路和所述测试用TAP电路的所述指令寄存器都包含设备ID代码指令时，所述测试数据输入信号耦合到所述测试用TAP电路的所述数据寄存器的输入，从而当所述调试用TAP电路和所述测试用TAP电路不都处于shift-dr状态或不处于shift-dr状态，并且所述调试用TAP电路不包含旁路指令或所述调试用TAP电路和所述测试用TAP电路不包含设备ID代码指令时，所述调试用TAP电路的输出耦合到所述测试用TAP电路的所述数据寄存器的输入。

6.根据权利要求5所述的电路，其中，所述胶合逻辑被配置为控制所述多路复用器的切换，使得当所述调试用TAP电路和所述测试用TAP电路都处于移位指令寄存器shift-ir状态时，所述调试用TAP电路的输出耦合到所述测试用TAP的所述指令寄存器的输入。

7.根据权利要求6所述的电路，其中，所述JTAG接口包括满足题为标准测试访问端口和边界扫描架构的IEEE标准1149.1-2013的接口；其中所述测试用TAP电路包括根据IEEE标准1149.1-2013的测试用TAP电路；其中所述调试用TAP电路包括根据IEEE标准1149.1-2013的调试用TAP电路；其中所述测试数据输入信号包括符合IEEE标准1149.1-2013的测试数据输入信号；其中所述测试数据输出信号包括符合IEEE标准1149.1-2013的测试数据输出信号；其中所述shift-dr状态包括符合IEEE标准1149.1-2013的shift-dr状态；其中所述shift-ir状态包括符合IEEE标准1149.1-2013的shift-ir状态。