[实用新型]晶圆及其晶圆允收测试结构

说明书

一种晶圆及其晶圆允收测试结构，该结构包括：第一、二共用测试焊垫；若干第一、二独用测试焊垫；若干第一、二、三、四电连接结构，第一电连接结构的一端与第一共用测试焊垫电连接，若干待测电阻用于分别与若干第一电连接结构的另一端电连接；第二电连接结构的一端与第二共用测试焊垫电连接，若干待测电阻用于分别与若干第二电连接结构的另一端电连接；若干第三电连接结构的一端分别与若干第一独用测试焊垫电连接、另一端分别用于与若干待测电阻电连接；若干第四电连接结构的一端分别与若干第二独用测试焊垫电连接、另一端分别用于与若干待测电阻电连接。本实用新型的WAT结构大大提高了每个测试焊垫的利用率，增加了晶圆上有效芯片的数量。

技术领域

本实用新型涉及半导体技术领域，尤其涉及一种晶圆及其晶圆允收测试结构。

背景技术

随着半导体技术的不断进步，集成电路制造工艺要求日益提高，在集成电路的制造过程中，需要在晶圆的切割道上制造晶圆允收测试(Wafer Acceptance Test，简称WAT)结构(下文统一简称为WAT结构)，以在集成电路制造完成之后、晶圆出厂之前，进行晶圆允收测试，以对晶圆的电学性能进行检测，从而避免不符合客户要求的器件出厂进而造成损失。

晶圆允收测试的重要测试参数之一是集成电路内需要监控的开尔文(Kelvin)电阻(下文称之为待测试电阻)的阻值。现有技术通过在WAT结构中设置若干与集成电路内待测试电阻串联的测试焊垫，并利用探针机台上的探针扎在测试焊垫上来测量待测试电阻的阻值。

然而，随着集成电路日益复杂化，集成电路内的待测试电阻数量日益增加，因此晶圆上WAT结构的数量也随之增加，导致晶圆上的切割道面积增加，晶圆上集成电路所占面积相应减少，即晶圆上有效芯片(die)的数量减少。

实用新型内容

本实用新型要解决的技术问题是：现有晶圆允收测试结构占据较大的晶圆面积，致使晶圆上有效芯片数量的减少。

为了解决上述问题，本实用新型的一个实施例提供了一种晶圆允收测试结构，其用于设置在晶圆的切割道上，以测量所述晶圆上集成电路的若干待测电阻的阻值，所述晶圆允收测试结构包括：

第一共用测试焊垫；

若干第一电连接结构，所述第一电连接结构的一端与所述第一共用测试焊垫电连接，所述若干待测电阻用于分别与若干所述第一电连接结构的另一端电连接；

第二共用测试焊垫；

若干第二电连接结构，所述第二电连接结构的一端与所述第二共用测试焊垫电连接，所述若干待测电阻用于分别与若干所述第二电连接结构的另一端电连接；

若干第一独用测试焊垫；

若干第三电连接结构，若干所述第三电连接结构的一端分别与若干所述第一独用测试焊垫电连接、另一端分别用于与所述若干待测电阻电连接；

若干第二独用测试焊垫；

若干第四电连接结构，若干所述第四电连接结构的一端分别与若干所述第二独用测试焊垫电连接、另一端分别用于与所述若干待测电阻电连接。

可选地，所述第一共用测试焊垫、第二共用测试焊垫、第一独用测试焊垫、第二独用测试焊垫位于同一层。

可选地，所述第一共用测试焊垫、第二共用测试焊垫、第一独用测试焊垫、第二独用测试焊垫为铜焊垫。

可选地，所述第一电连接结构、第二电连接结构、第三电连接结构、第四电连接结构均包括若干层互连线以及若干插塞，相邻两层所述互连线通过之间的插塞电连接。

可选地，所述第一共用测试焊垫的数量为一个。

可选地，所述第二共用测试焊垫的数量为一个。

可选地，所述第一独用测试焊垫的数量不少于十一个。