[实用新型]一种碳化硅MOS管

说明书

技术领域

一种碳化硅MOS管，属于半导体制造技术领域。

背景技术

第一代的半导体材料以硅、锗为代表，随着半导体技术的不断发展，目前以碳化硅材料为代表的第三代半导体材料已经受到广泛应用。相比较以硅、锗为代表第一代半导体材料，以碳化硅材料为代表的第三代半导体材料具有禁带宽且耐高温、高电压的优点，从而大大的提高了半导体器件的性能和品质。

以常见的沟槽式MOS为例，沟槽式MOS管的结构如图9所示，包括N+型衬底10，在N+型衬底10的上方依次设置有N型漂移区9、P型基区8、在P型基区8的上表面并排开设有若干沟槽3，沟槽3穿过P型基区8进入N型漂移区9，在沟槽3的外圈形成N+型源区5，在沟槽3的顶部设置顶层氧化层2，形成MOS结构，并在顶层氧化层2的上部和N+型衬底10的下部分别设置顶层金属层1和底层金属层11，然后引出MOS管的栅极、源极、和漏极。

在现有技术中，MOS管中的N型漂移区9的掺杂浓度和厚度是按照MOS管在连接外部高电压时，N型漂移区9和P型基区8之间形成的PN结上下空乏时所承受的电压而设计的，因此N型漂移区9的阻抗也随之确定。在现有技术中，MOS管在连接外部高电压时，在MOS管内部会形成漏流，为提高MOS管连接外部高电压时PN空乏时所承受的电压，N型漂移区9的掺杂浓度往往较低，因此也同时导致了N型漂移区9的阻抗较高，即电流的导通效率较低。

发明内容

本实用新型要解决的技术问题是：克服现有技术的不足，提供一种通过设置保护区，在连接外部高电压时保护区与漂移区之间形成PN结形成空乏区，从而大大降低了连接外部高电压时漏流的碳化硅MOS管。

本实用新型解决其技术问题所采用的技术方案是：包括碳化硅类型的衬底以及衬底上方的漂移区，在漂移区的上方依次形成基区、源区以及顶层氧化层，设置有穿过源区、基区并进入漂移区的沟槽，在沟槽内填充多晶硅并形成MOS结构，其特征在于：所述的基区和源区连接相邻的沟槽，在相邻的沟槽之间开设有接触孔，接触孔自上而下穿过顶层氧化层、源区并进入基区，接触孔中填充有导体将相应位置的源区及基区连接，在漂移区中设置有多个半导体类型与漂移区相反的保护区，保护区位于沟槽下部的漂移区中。

优选的，在所述顶层氧化层的上方设置有顶层金属层。

优选的，在所述衬底的下方设置有底层金属层。

优选的，所述的衬底为N+型衬底，所述的漂移区为N型漂移区，所述的基区为P型基区，所述的源区为N+型源区。

优选的，在所述沟槽中填充有多晶硅。

优选的，所述的沟槽进入漂移区的深度为0.1~0.5μm。

优选的，所述的接触孔进入基区的深度为0.1~0.5μm。

优选的，所述的保护区与沟槽上下一一对应。

与现有技术相比，本实用新型所具有的有益效果是：

1、通过在沟槽的下方间隔设置保护区，保护区与其周围的漂移区之间形成PN结，因此在MOS管不导通时保护区与其周围的漂移区之间形成PN结形成空乏区，从而大大降低了本碳化硅MOS管连接外部高电压时的漏流。因此在进行芯片设计时可以加大漂移区的掺杂浓度并可减小其厚度，达到降低漂移区阻值以及提升电流密度及功率效能的目的。同时由于保护区的存在可有效减小芯片的栅极与漏极之间的电容值。

2、通过本制造方法，克服了现有工艺中制造碳化硅类型的半导体芯片时对工艺要求极为苛刻的不足，采用开设沟槽以及制作外延磊晶的技术实现N型漂移层、沟槽下部P型区以及P型基区、 N+型源区的制作，克服目前必须使用高温高能离子注入及高温退火不能达成的现状，大大降低了碳化硅半导体对工艺的要求，应用性更广。同时可以根据设计的要求对沟槽下部P型区的浓度、位置任意调整已达到最佳的设计方案。

3、本实用新型适用于其它沟槽式元件相类似的架构，具有应用广泛的有益效果。

4、本实用新型不局限碳化硅类的材料，硅、氮化镓等半导体材料同样适用，尤其适用于硅材料半导体器件的制作具有提高效能及应用广泛的有益效果。

附图说明

图1为实施例1碳化硅MOS管结构示意图。

图2~图8为碳化硅MOS管制造步骤图。

图9为现有技术MOS结构示意图。

图10为实施例2碳化硅MOS管结构示意图。