[实用新型]半导体结构及扇出型封装结构

说明书

技术领域

本实用新型涉及半导体封装技术领域，特别是涉及一种半导体结构及扇出型封装结构。

背景技术

更低成本、更可靠、更快及更高密度的电路是集成电路封装追求的目标。在未来，集成电路封装将通过不断减小最小特征尺寸来提高各种电子元器件的集成密度。目前，先进的封装方法包括：晶圆片级芯片规模封装(Wafer Level Chip Scale Packaging，WLCSP)，扇出型晶圆级封装(Fan-Out Wafer Level Package，FOWLP)，倒装芯片(Flip Chip)，叠层封装(Package on Package，POP)等等。

扇出型晶圆级封装是一种晶圆级加工的嵌入式芯片封装方法，是目前一种输入/输出端口(I/O)较多、集成灵活性较好的先进封装方法之一。扇出型晶圆级封装相较于常规的晶圆级封装具有其独特的优点：①I/O间距灵活，不依赖于芯片尺寸；②只使用有效裸片(die)，产品良率提高；③具有灵活的3D封装路径，即可以在顶部形成任意阵列的图形；④具有较好的电性能及热性能；⑤高频应用；⑥容易在重新布线层(RDL)中实现高密度布线。目前，扇出型晶圆级封装方法一般为：提供衬底，在衬底表面形成剥离胶层；采用芯片键合工艺将半导体芯片正面朝下倒装键合到所述剥离胶层上；采用注塑工艺将半导体芯片塑封于塑封材料层中；去除衬底和剥离胶层；在塑封材料层上光刻、电镀出重新布线层(Redistribution Layers，RDL)；在重新布线层上光刻、电镀形成凸块下金属层(UBM)；在UBM上进行植球回流，形成焊料凸块。然而，上述封装结构的制备工艺中使用的剥离胶层一般为感压胶带或感压胶涂层，在去除衬底和剥离胶层之后，在半导体芯片的正面会残留有感压胶，感压胶的残留会影响重新布线层与半导体芯片的电连接，从而影响封装结构的性能。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种半导体结构及扇出型封装结构，用于解决现有技术中的扇出型晶圆级封装结构在去除衬底和剥离胶层之后在半导体芯片的正面会有感压胶残留，进而影响封装结构的性能的问题。

为实现上述目的及其他相关目的，本实用新型提供一种半导体结构，所述半导体结构包括：

衬底；

剥离胶层，位于所述衬底的上表面；

塑封材料层，位于所述剥离胶层的上表面；所述塑封材料层包括相对的第一表面及第二表面，所述塑封材料层的第一表面与所述剥离胶层的上表面相接触；

半导体芯片，塑封于所述塑封材料层内，且正面朝向倒装键合于所述剥离胶层的上表面；

环氧树脂层，塑封于所述塑封材料层内，且位于所述半导体芯片与所述剥离胶层之间，以使得所述半导体芯片的正面相较于所述塑封材料层的第一表面内凹预设深度。

优选地，所述剥离胶层包括感压胶带或感压胶涂层。

本实用新型还提供一种扇出型封装结构，所述扇出型封装结构包括：

塑封材料层，所述塑封材料层包括相对的第一表面及第二表面；

半导体芯片，塑封于所述塑封材料层内，且所述半导体芯片的正面相较于所述塑封材料层的第一表面内凹预设深度；

重新布线层，位于所述塑封材料层的第一表面，且与所述半导体芯片电连接；

焊料凸块，位于所述重新布线层远离所述半导体芯片的表面，且与所述重新布线层电连接。

优选地，所述重新布线层包括：

电介质层；

金属线层，位于所述电介质层内。

优选地，所述重新布线层包括：

电介质层；

金属叠层结构，位于所述电介质层内；所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。

优选地，所述塑封材料层包括聚酰亚胺层、硅胶层、环氧树脂层、可固化的聚合物基材料层或可固化的树脂基材料层。

优选地，所述焊球凸块包括：

金属柱，位于所述重新布线层的第二表面，且与所述重新布线层电连接；

焊球，位于所述金属柱的远离所述半导体芯片的表面。

优选地，所述焊料凸块为焊球。

本实用新型还提供一种扇出型封装结构的制备方法，所述扇出型封装结构的制备方法包括如下步骤：

1)提供衬底；

2)于所述衬底的上表面形成剥离胶层；

3)提供半导体芯片，并将所述半导体芯片通过环氧树脂层倒装键合于所述剥离胶层的上表面；