[实用新型]电路

说明书

本实用新型题为“电路”。电路可包括：第一晶体管，所述第一晶体管包括源极和栅极；第二晶体管，所述第二晶体管包括漏极和栅极，其中所述第一晶体管的所述源极耦接到所述第二晶体管的所述漏极；和可切换元件，所述可切换元件具有耦接到所述第一晶体管或所述第二晶体管的所述栅极的端子。在具体实施方案中，所述电路可为共源共栅电路。本实用新型所实现的技术效果是提供改进的电路。本实用新型要解决的问题是针对包括一对串联连接晶体管的电路来改进对作为时间的函数的漏极到源极电压的控制。

技术领域

本公开涉及电路，并且更具体地讲，涉及具有带耦合栅极的晶体管的电路。

背景技术

对作为时间(dV/dt)的函数的漏极到源极电压的控制对于电磁兼容性(EMC)符合性、半桥或全桥拓扑中的驱动器完整性、以及可能产生器件故障或额外功率损耗的激振效应可能是重要的。对dV/dt的控制可能是具有挑战性的，因为耗尽型高电子迁移率晶体管(HEMT)的接通和关断是借助高端晶体管和低端晶体管之间的浮动中间节点来进行的，并且因为耗尽型HEMT中的小寄生电容产生显著的dV/dt，诸如大于50V/ns。能量损耗对于在高频率、高电压(例如，功率应用)或两者下操作的共源共栅电路可能是重要的。在开关操作(E_SW)期间允许良好的dV/dt特性和相对低的能量损耗的共源共栅电路的进一步改进是期望的。

实用新型内容

本实用新型要解决的问题是针对包括一对串联连接晶体管的电路来改进对作为时间的函数的漏极到源极电压的控制。

根据本实用新型的一方面，提供了电路。电路包括：第一晶体管，该第一晶体管包括源极和栅极；第二晶体管，该第二晶体管包括漏极和栅极，其中第一晶体管的源极耦接到第二晶体管的漏极；以及可切换元件，该可切换元件包括第一载流端子和第二载流端子，其中可切换元件的第一载流端子耦接到第一晶体管的栅极，并且可切换元件的第二载流端子耦接到第二晶体管的栅极。

在实施方案中，可切换元件包括第三晶体管，该第三晶体管为场效应晶体管。

在具体实施方案中，第三晶体管还包括栅极，其耦接到第二晶体管的源极。

在另一个具体实施方案中，第三晶体管还包括栅极，其耦接到第一晶体管的源极和第二晶体管的漏极。

在另外的实施方案中，第一晶体管是耗尽型GaN HEMT；第二晶体管是增强型SiMISFET；以及第三晶体管是耗尽型Si MISFET或GaN HEMT。

在具体实施方案中，第三晶体管的栅极电连接到第二晶体管的源极。

在另一个具体实施方案中，第三晶体管的栅极电连接到第一晶体管的源极和第二晶体管的漏极。

在又一个实施方案中，电路还包括第一无源部件和第二无源部件，其中第一无源部件耦接在可切换元件的第二载流端子和共源共栅电路的控制端子之间；以及第二无源部件耦接在可切换元件的第二载流端子和第二晶体管的栅极之间。

在本实用新型的另一方面，提供了电路。电路包括：第一晶体管，该第一晶体管包括源极和栅极；第二晶体管，该第二晶体管包括漏极、源极和栅极，其中第一晶体管的源极耦接到第二晶体管的漏极；以及可切换元件，该可切换元件耦接到第一晶体管的栅极并且包括第一可选择端子和第二可选择端子，其中可切换元件的第一可选择端子耦接到第二晶体管的源极，并且可切换元件的第二可选择端子耦接到第二晶体管的栅极。

在实施方案中，电子器件被配置为使得，在第一状态中，第一晶体管的栅极耦接到第一可选择端子，并且在第二状态中，第一晶体管的栅极耦接到第二可选择端子；第一晶体管是耗尽型晶体管，并且第二晶体管是增强型晶体管；以及第一晶体管是GaN HEMT，第二晶体管是Si晶体管。

本实用新型所实现的技术效果是针对包括一对串联连接晶体管的电路来对作为时间的函数的漏极到源极电压提供改进的控制。