[实用新型]一种六进制减法计数电路及芯片

说明书

技术领域

本实用新型属于集成电路技术领域，尤其涉及一种六进制减法计数电路及芯片。

背景技术

目前电子表中的六进制减法计数功能通常通过微控制器来实现，然而微控制器的成本较高，因此，电子表中六进制减法计数模块的成本也较高。

因此，现有电子表中的六进制减法计数模块因由微控制器实现而存在成本高的问题。

实用新型内容

本实用新型的目的在于提供一种六进制减法计数电路及芯片，旨在解决现有电子表中的六进制减法计数模块因由微控制器实现而存在成本高的问题。

本实用新型是这样实现的，一种六进制减法计数电路，所述六进制减法计数电路的输入端接收脉冲信号，所述六进制减法计数电路包括：

将所述脉冲信号进行反相并生成反相脉冲信号的反相模块，所述反相模块的输入端为所述六进制减法计数电路的输入端；

根据所述脉冲信号和所述反相脉冲信号执行从数值5至数值0的循环减计数，并输出相应的二进制编码的减计数结果的分频计数模块；所述分频计数模块的同相输入端和反相输入端分别与所述反相模块的输出端和输入端相连接。

本实用新型的另一目的还在于提供一种包括上述六进制减法计数电路的芯片。

本实用新型中，六进制减法计数电路通过采用成本较低的反相模块和分频计数模块代替微控制器，对输入的脉冲信号进行反相并生成反相脉冲信号，并根据脉冲信号和反相脉冲信号执行从数值5至数值0的循环减计数，并输出相应的二进制编码的减计数结果。该六进制减法计数电路通过反相模块和分频计数模块实现，成本低。

附图说明

图1是本实用新型实施例提供的六进制减法计数电路的结构图；

图2是本实用新型另一实施例提供的六进制减法计数电路的结构图；

图3是本实用新型实施例提供的六进制减法计数电路的示例电路图；

图4是本实用新型实施例提供的六进制减法计数电路中二分频单元的示例电路图；

图5是本实用新型实施例提供的六进制减法计数电路中第一D输入二分频单元的示例电路图；

图6是本实用新型实施例提供的六进制减法计数电路的输入波形和输出波形图。

具体实施方式

为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。

图1示出了本实用新型实施例提供的六进制减法计数电路的结构，为了便于说明，仅示出了与本实用新型相关的部分，详述如下：

作为本实用新型一优选实施例，六进制减法计数电路的输入端接收脉冲信号，六进制减法计数电路包括反相模块100和分频计数模块200。

反相模块100将脉冲信号进行反相并生成反相脉冲信号，反相模块100的输入端为六进制减法计数电路的输入端；

分频计数模块200根据脉冲信号和反相脉冲信号执行从数值5至数值0的循环减计数，并输出相应的二进制编码的减计数结果；分频计数模块200的同相输入端和反相输入端分别与反相模块100的输出端和输入端相连接。

具体的，分频计数模块200从数值5开始进行减计数，分频计数模块200每接收到脉冲信号中的一个脉冲，便执行一次减一计数，直到减计数结果为数值0后，再次从数值5开始进行减计数，如此循环减计数。从数值5开始，依次减一计数，直至减计数结果为数值0，逐次减一计数期间对应的二进制编码的减计数结果为：数值5对应的二进制编码减计数结果为101，数值4对应的二进制编码减计数结果为100，数值3对应的二进制编码减计数结果为011，数值2对应的二进制编码减计数结果为010，数值1对应的二进制编码减计数结果为001，数值0对应的二进制编码减计数结果为000。

具体的，分频计数模块200的第一输出端、第二输出端及第三输出端为六进制减法计数电路的输出端，二进制编码的减计数结果中的最高位数值、次高位数值及最低位数值分别通过分频计数模块200的第三输出端、第二输出端及第一输出端输出。

图2示出了本实用新型另一实施例提供的六进制减法计数电路的结构，分频计数模块200的复位端接收复位信号，分频计数模块200根据复位信号进行复位。

具体的，分频计数模块200的复位端接收到复位信号后，分频计数模块200执行复位。

图3示出了本实用新型实施例提供的六进制减法计数电路的示例电路，为了便于说明，仅示出了与本实用新型相关的部分，详述如下：