[实用新型]一种适合于三模冗余抗SET加固技术的高速环形振荡器

权利要求书

1.一种适合于三模冗余抗SET加固技术的高速环形振荡器，其特征在于，包括第一延迟环、第二延迟环和第三延迟环构成的三个环路，三个环路通过耦合电容C1、C2和C3来实现相位同步；三个环路的输入相同，三个环路中每一延迟环的控制电压端Vcont均与控制电压相连；还包括第一表决电路；

其中，第一延迟环中的延迟单元1输出端CO11分别连接相位耦合电容C1的一端及第一延迟环中的延迟单元2的输入端；第一延迟环中的延迟单元2的输出端CO12连接第一延迟环中的延迟单元3的输入端；第一延迟环中的延迟单元3的输出端CO13分别连接相位耦合电容C3的一端及第一延迟环中的延迟单元1的输入端，第一延迟环中的延迟单元3的输出端CO13还连接第一表决电路的输入端A；

第二延迟环中的延迟单元1的输出端CO21连接相位耦合电容C1的另一端及第二延迟环中的延迟单元2的输入端，第二延迟环中的延迟单元2的输出端CO22分别连接相位耦合电容C2的一端及第二延迟环中的延迟单元3的输入端，第二延迟环中的延迟单元3的输出端CO23连接第二延迟环中的延迟单元1输入端及第一表决电路的输入端B；

第三延迟环中的延迟单元1输出端CO31连接第三延迟环中的延迟单元2的输入端，第三延迟环中的延迟单元2的输出端CO32分别连接相位耦合电容C2的另一端及第三延迟环中的延迟单元3的输入端；第三延迟环中的延迟单元3的输出端CO33连接相位耦合电容C3的另一端，及第三延迟环中的延迟单元1输入端，第三延迟环中的延迟单元3的输出端CO33还连接第一表决电路的输入端C；

第一表决电路的输出端O连接VCO的输出。