[实用新型]一种半导体器件堆叠封装结构

说明书

技术领域

本实用新型涉及半导体封装技术领域，尤其涉及到一种半导体器件堆叠封装结构。

背景技术

全球终端电子产品不断朝轻薄短小、多功能、低功耗的发展趋势下，能够整合上述特性的系统级封装(System In a Package，SIP)技术逐渐受到重视。尤其，近几年在行动装置与穿戴装置等轻巧型产品兴起后，SIP需求日益显现。未来随着物联网时代即将来临，多功能整合与低功耗将是重要趋势，SIP也将在封装技术中扮演重要角色。

从SIP封装的结构上来看，主要是多种功能芯片的排布和被动元件的兼容及布局。从当前成熟的产品结构来看，芯片和被动元件主要为平铺结构出现，增大了元件的整体尺寸，或者选用被动元件的基板埋入工艺，增加的基板加工周期及成本，且基板的良率比较差。芯片与芯片采用三维堆叠结构，因贴片和焊线的工艺影响，当上层芯片尺寸远大于下层芯片时，无法做芯片堆叠，或则选用一些工艺比较复杂的封装体叠层(package on package，POP)结构，需要做多次塑封，增加了工艺难度及产品的成本。

现有技术中，公开号为CN201608174U的中国专利文献公开了一种半导体器件的系统级封装结构，包括被动元件、基板、焊盘、第一芯片、第二芯片和塑封料，其中，第一芯片的尺寸小于第二芯片，第一芯片安装在基板上，并与基板上的焊盘通过第一焊线连接；第一芯片周围有装在基板上的被动元件；第二芯片悬空放置在第一芯片的正上方；第二芯片安装在被动元件上或在高导热材料制成的几何体上，并与基板上的焊盘通过第二焊线连接；塑封料把第一芯片、第二芯片、被动元件、第一焊线和第二焊线包封。但是此结构的半导体封装结构，由于第二芯片是悬空放置在第一芯片正上方，稳定性差，增加了整体进行塑料封装时的工艺难度。

因此，如何提高系统级封装中下层元器件的结构稳定性成为亟待解决的技术问题。

实用新型内容

因此，本实用新型要解决的技术问题在于解决上层芯片大于下层芯片的系统级封装中下层元器件的结构稳定性问题。

为此，根据第一方面，本实用新型实施例提供了一种半导体器件堆叠封装结构，包括：

基板、被动元件、第一芯片、第二芯片和焊线，第一芯片的尺寸小于第二芯片的尺寸，第一芯片和被动元件安装在基板上，还包括：底层结构，用于提供第一芯片和被动元件的放置位；第二芯片安装于底层结构上表面，第一芯片和第二芯片分别与基板通过焊线实现耦合。

可选地，还包括：塑封料，包封住第一芯片、第二芯片、被动元件和焊线。

可选地，底层结构包括：不导电粘合剂，用于填埋第一芯片和被动元件。

可选地，底层结构的上表面高于第一芯片的上表面、被动元件的上表面以及耦合第一芯片和基板的焊线的上表面。

可选地，底层结构的上表面为水平面。

可选地，第一芯片通过导电胶、非导电胶或芯片粘结膜安装在基板上。

可选地，第二芯片通过非导电胶、芯片粘结膜或印刷胶水安装在底层结构上表面。

本实用新型实施例提供的技术方案，具有如下优点：由于通过底层结构提供第一芯片和被动元件的放置位，使得第一芯片和被动元件能够稳定放置在底层结构中，从而能够巩固第一芯片和被动元件的位置结构，而第二芯片安装于底层结构的上表面，能够有效地减少第二芯片与第一芯片或者被动元件之间的接触的概率，继而，也能够减少不同芯片之间的相互影响。由此，提高了系统级封装中下层元器件的结构稳定性。

作为可选的技术方案，由于半导体器件堆叠封装结构的底层结构的上表面为水平面，提高第二芯片的贴装稳固性。

附图说明

为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实施例公开的一种半导体器件堆叠封装结构平面示意图。

附图标记说明：

1-第二芯片；2-焊线；3-第一芯片；4-被动元件；5-底层结构；6-基板。

具体实施方式

下面将结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。