[实用新型]集成电路有效
| 申请号： | 201720583122.7 | 申请日： | 2017-05-23 |
| 公开（公告）号： | CN207009434U | 公开（公告）日： | 2018-02-13 |
| 发明（设计）人： | C·里韦罗;P·弗纳拉;G·鲍顿;M·利萨特 | 申请（专利权）人： | 意法半导体(鲁塞)公司 |
| 主分类号： | H01L23/528 | 分类号： | H01L23/528 |
| 代理公司： | 北京市金杜律师事务所11256 | 代理人： | 王茂华 |
| 地址： | 法国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 集成电路 | ||
1.一种集成电路，其特征在于，包括互连部分(PITX)，所述互连部分包括：位于由绝缘包封层(C1)覆盖的下金属化层级(Mn)与上金属化层级(Mn+1)之间的至少一个通孔层级(Vn)；以及至少一个电中断(C20，C10，C4)，所述至少一个电中断在所述通孔层级的至少第一通孔(V1)与所述下金属化层级的至少第一轨(P1)之间，位于所述包封层(C1)的层级处。
2.根据权利要求1所述的集成电路，其特征在于，包括在每个第一通孔的位置处的孔口(OR1)，所述孔口穿过所述包封层(C1)并且延伸进入每个相应底层第一金属轨(P1)的一部分中，所述孔口的内壁和底部涂覆有第一绝缘层(C2)，每个第一通孔(V1)通过形成相应电中断的所述第一绝缘层的相应部分(C20)与每个相应第一轨分离，而所述通孔层级的其他通孔(V2)穿过所述包封层与所述下金属化层级的相应轨电接触。
3.根据权利要求1所述的集成电路，其特征在于，每个第一通孔(V1)通过所述包封层的形成相应电中断的第一相应部分(C10)与每个相应第一轨分离，而所述通孔层级的其他通孔(V2)穿过所述包封层与所述下金属化层级的相应轨电接触。
4.根据权利要求1所述的集成电路，其特征在于，包括在每个第一通孔(V1)的位置处的所述包封层(C1)的中断区，所述中断区被覆盖相应底层金属轨(P1)的第二相应部分(P12)的金属氧化物绝缘层(C4)填充，每个第一通孔(V1)通过形成相应电中断(C4)的相应金属氧化物绝缘层(C4)与相应第一轨分离，而所述通孔层级的其他通孔(V2)穿过所述包封层与所述下金属化层级的相应轨电接触。
5.一种物体，其特征在于，包含根据权利要求1至4之一所述的集成电路(ICi)。
6.根据权利要求5所述的物体，其特征在于，所述物体形成智能卡(CP)。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体(鲁塞)公司，未经意法半导体(鲁塞)公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201720583122.7/1.html，转载请声明来源钻瓜专利网。
