[实用新型]半导体测试结构

说明书

技术领域

本实用新型属于半导体结构技术领域，特别是涉及一种半导体测试结构。

背景技术

在半导体行业中，随着技术进步，集成电路制造工艺要求日益增高，且由于集成电路制造周期长，成本高，因此，提高制造工艺的制造效率及质量尤为重要。

业界在集成电路制造过程中，通常在晶圆的各个集成电路芯片周边制造测试结构(test key)，再在制造完成后对其进行WAT测试。WAT测试(Wafer Acceptance Test，晶圆允收测试)是指半导体晶圆在完成所有制程工艺之后，针对晶圆上的测试结构所进行电性测试。通过对WAT数据的分析，能有效监测半导体制程工艺中的问题，有助于制程工艺的调整与优化。

目前，WAT的测试阵列，如用于金属-氧化物半导体场效应晶体管(MOSFET)测试的阵列中3x3阵列、8x8阵列、Nx1(N≥1)阵列的测试结构已经广泛应用于先进工艺中，与传统单独的测试结构相比，现有的测试结构可以实现集成测试，这更有利于分析WAT测试后性能的以及技术发展过程中的布局依赖效应(layout dependence effect)。

然而，现有的WAT测试结构必须要连接到第二层金属层上进行测试，带来诸多问题，如必须要在第二层金属层化学机械平坦化后进行测试，工艺复杂。现有的测试结构包括第一层金属层以第二层金属层，其中，源极和漏极的测试为将测试焊垫与第一层金属层相连接以进行测试，栅极的测试要通过连接通孔设置第二层金属层，将测试焊垫与第二层金属层相连接，以进行栅极的测试。依据上述结构在第二层金属层上进行测试，将会带了制备与测试过程中的诸多麻烦。

因此，设计一种能够在一层金属层上可完成WAT测试的测试结构实属必要。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种半导体测试结构，用于解决现有技术中在进行WAT测试时，必须需要两层金属层形成的测试结构才能完成测试而带来的诸多问题。

为实现上述目的及其他相关目的，本实用新型提供一种半导体测试结构，所述半导体测试结构包括：

衬底，所述衬底上具有若干个均匀分布的有源区；

若干个第一多晶硅结构，所述第一多晶硅结构平行分布并设置于所述有源区上，且与所述有源区一一对应，所述第一多晶硅结构首尾连接构成一串联结构；

源区及漏区，位于所述有源区内，且分别位于所述第一多晶硅结构相对的两侧；其中，沿垂直于所述第一多晶硅结构的方向上的相邻有源区内的源区与漏区反向设置，以使沿垂直于所述第一多晶硅结构的方向上下一个有源区内的源区与上一个的有源区内的源区相邻或者使下一个有源区内的漏区与上一个有源区内的漏区相邻；沿平行于所述第一多晶硅结构的方向上的所述有源区内的源区和漏区同向设置；

若干个第一连接通孔，设置于所述源区及所述漏区上；

第一金属层，包括若干个第一金属块以及与所述第一金属块相连接的若干个第一金属条；所述第一金属块位于所述第一连接通孔上，经由所述第一连接通孔与所述源区及漏区相连接；所述第一金属条平行于所述第一多晶硅结构，且位于所述有源区之间并连通位于所述有源区同侧的所述第一金属块，所述第一金属条通过层间介质层与所述衬底隔离；

测试焊垫组件，包括至少一个第一测试焊垫、至少一个第二测试焊垫以及至少一个第三测试焊垫，其中，所述第一测试焊垫与所述串联结构相连接，所述第二测试焊垫与与所述源区相连接的所述第一金属条相连接，所述第三测试焊垫与与所述漏区相连接的所述第一金属条相连接。

作为本实用新型的一种优选方案，所述半导体测试结构还包括若干个第二多晶硅结构，其中，

所述第二多晶硅结构平行于所述第一多晶硅结构，位于所述有源区之间，并对应设置于所述第一金属条的下方。

作为本实用新型的一种优选方案，所述串联结构为蛇形结构或线性结构。

作为本实用新型的一种优选方案，所述串联结构为一体成型的多晶硅结构。

作为本实用新型的一种优选方案，所述第一测试焊垫设置于所述串联结构的任意一端或同时设置于所述串联结构的两端。

作为本实用新型的一种优选方案，所述半导体测试结构还包括第二连接通孔，所述第一金属层还包括第二金属块，

其中，所述第二连接通孔位于所述串联结构与所述第二金属块之间，所述第二连接通孔的一端与所述串联结构相连，另一端与所述第二金属块相连，所述第一测试焊垫设置于所述第二金属块上。

作为本实用新型的一种优选方案，所述第一金属条与所述第一金属块为一体成型的结构，