[实用新型]半导体测试结构

权利要求书

1.一种半导体测试结构，其特征在于，所述半导体测试结构包括：

衬底，所述衬底上具有若干个均匀分布的有源区；

若干个第一多晶硅结构，所述第一多晶硅结构平行分布并设置于所述有源区上，且与所述有源区一一对应，所述第一多晶硅结构首尾连接构成一串联结构；

源区及漏区，位于所述有源区内，且分别位于所述第一多晶硅结构相对的两侧；其中，沿垂直于所述第一多晶硅结构的方向上的相邻有源区内的源区与漏区反向设置，以使沿垂直于所述第一多晶硅结构的方向上下一个有源区内的源区与上一个的有源区内的源区相邻或者使下一个有源区内的漏区与上一个有源区内的漏区相邻；沿平行于所述第一多晶硅结构的方向上的所述有源区内的源区和漏区同向设置；

若干个第一连接通孔，设置于所述源区及所述漏区上；

第一金属层，包括若干个第一金属块以及与所述第一金属块相连接的若干个第一金属条；所述第一金属块位于所述第一连接通孔上，经由所述第一连接通孔与所述源区及漏区相连接；所述第一金属条平行于所述第一多晶硅结构，且位于所述有源区之间并连通位于所述有源区同侧的所述第一金属块，所述第一金属条通过层间介质层与所述衬底隔离；

测试焊垫组件，包括至少一个第一测试焊垫、至少一个第二测试焊垫以及至少一个第三测试焊垫，其中，所述第一测试焊垫与所述串联结构相连接，所述第二测试焊垫与所述源区相连接的所述第一金属条相连接，所述第三测试焊垫与所述漏区相连接的所述第一金属条相连接。

2.根据权利要求1所述的半导体测试结构，其特征在于，所述半导体测试结构还包括若干个第二多晶硅结构，其中，

所述第二多晶硅结构平行于所述第一多晶硅结构，位于所述有源区之间，并对应设置于所述第一金属条的下方。

3.根据权利要求1所述的半导体测试结构，其特征在于，所述串联结构为蛇形结构或线性结构。

4.根据权利要求1所述的半导体测试结构，其特征在于，所述串联结构为一体成型的多晶硅结构。

5.根据权利要求4所述的半导体测试结构，其特征在于，所述第一测试焊垫设置于所述串联 结构的任意一端或同时设置于所述串联结构的两端。

6.根据权利要求5所述的半导体测试结构，其特征在于，所述半导体测试结构还包括第二连接通孔，所述第一金属层还包括第二金属块，

其中，所述第二连接通孔位于所述串联结构与所述第二金属块之间，所述第二连接通孔的一端与所述串联结构相连，另一端与所述第二金属块相连，所述第一测试焊垫设置于所述第二金属块上。

7.根据权利要求1所述的半导体测试结构，其特征在于，所述第一金属条与所述第一金属块为一体成型的结构，

其中，所述第一金属块为所述第一金属条上的凸出，位于待测区域边缘的所述第一金属条具有一侧凸出，位于待测区域内的所述第一金属条具有两侧凸出。

8.根据权利要求1所述的半导体测试结构，其特征在于，所有与所述源区相连的所述第一金属条一端相互连接，形成第一U形结构；所有与所述漏区相连的所述第一金属条的一端相互连接，形成第二U形结构，

其中，所述第一U形结构与所述第二U形结构的开口相对呈叉指状设置，所述第二测试焊垫的数量为1个，与所述第一U形结构相连接，所述第三测试焊垫的数量为1个，与所述第二U形结构相连接。

9.根据权利要求8所述的半导体测试结构，其特征在于，所述有源区呈NxM阵列排布，其中，N≥1，M≥1。