[实用新型]一种时钟检测装置

说明书

技术领域

本实用新型涉及时钟检测领域，尤其涉及一种时钟检测装置。

背景技术

MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor, 金属-氧化物半导体场效应晶体管,简称MOS晶体管）。

在混合信号集成电路中，使用的时钟源主要是片上的振荡器、锁相环，以及片外晶体振荡器。而混合信号集成电路的应用可能遇到碰撞、跌落等复杂应用条件，容易出现异常状况，导致时钟失效，如果时钟失效，可能使整个电路系统出错而陷入瘫痪状态，无法正常运行。

实用新型内容

为了解决上述技术问题，本实用新型的目的是提供一种时钟检测装置，实时检测时钟信号是否输出三态、时钟信号的频率是否异常。

本实用新型所采用的技术方案是：一种时钟检测装置，包括时钟信号输入电路、第一充放电电路、第二充放电电路和逻辑输出电路，所述时钟信号输入电路的输入端用于接收待测时钟信号，所述时钟信号输入电路的输出端分别连接第一充放电电路的输入端和第二充放电电路的输入端，所述第一充放电电路的输出端连接逻辑输出电路的第一输入端，所述第二充放电电路的输出端连接逻辑输出电路的第二输入端。

优选的，所述时钟信号输入电路包括第一电阻和第一MOS晶体管，所述第一MOS晶体管是NMOS晶体管，所述第一MOS晶体管的栅极用于接收待测时钟信号，所述第一电阻的一端连接电源，所述第一电阻的另一端连接所述第一MOS晶体管的漏极，所述第一MOS晶体管的源极连接电源地。

优选的，所述第一充放电电路包括第二电阻、第二MOS晶体管和第一电容，所述第二MOS晶体管是NMOS晶体管，所述第二MOS晶体管的栅极与所述第一MOS晶体管的漏极连接，所述第二电阻的一端连接电源，所述第二电阻的另一端连接所述第二MOS晶体管的漏极，所述第二MOS晶体管的源极连接电源地，所述第二MOS晶体管的漏极通过连接第一电容连接电源地，所述第二MOS晶体管的漏极连接逻辑输出电路的第一输入端。

优选的，所述第二充放电电路包括第三电阻、第三MOS晶体管和第二电容，所述第三MOS晶体管是PMOS晶体管，所述第三MOS晶体管的栅极与所述第一MOS晶体管的漏极连接，所述第三MOS晶体管的源极连接电源，所述第三MOS晶体管的漏极通过连接第三电阻连接电源地，所述第三MOS晶体管的漏极还通过了连接第二电容连接电源地，所述第三MOS晶体管的漏极连接逻辑输出电路的第二输入端。

优选的，所述逻辑输出电路包括异或非门，所述异或非门的第一输入端与第二MOS晶体管的漏极连接，所述异或非门的第二输入端与第三MOS晶体管的漏极连接。

本实用新型的有益效果是：本实用新型一种时钟检测装置，包括时钟信号输入电路、第一充放电电路、第二充放电电路和逻辑输出电路，实现实时检测时钟信号是否输出三态即高电平、低电平或高阻态，实时检测时钟信号的频率是否发生异常，以防止电路系统出错。

附图说明

下面结合附图对本实用新型的具体实施方式作进一步说明：

图1是本实用新型一种时钟检测装置具体实施例电路示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

图1是本实用新型一种时钟检测装置具体实施例电路示意图，如图1所示，一种时钟检测装置，包括时钟信号输入电路、第一充放电电路、第二充放电电路和逻辑输出电路，时钟信号输入电路的输入端用于接收待测时钟信号，时钟信号输入电路的输出端分别连接第一充放电电路的输入端和第二充放电电路的输入端，第一充放电电路的输出端连接逻辑输出电路的第一输入端，第二充放电电路的输出端连接逻辑输出电路的第二输入端。