[实用新型]一种时钟检测装置

权利要求书

1.一种时钟检测装置，其特征在于，其包括时钟信号输入电路、第一充放电电路、第二充放电电路和逻辑输出电路，根据所述第一充放电电路的元器件参数设置和所述第二充放电电路的元器件参数设置不同，所述第一充放电电路的充放电速度与所述第二充放电电路的充放电速度不同，所述时钟信号输入电路的输入端用于接收待测时钟信号，所述时钟信号输入电路的输出端分别连接第一充放电电路的输入端和第二充放电电路的输入端，所述第一充放电电路的输出端连接逻辑输出电路的第一输入端，所述第二充放电电路的输出端连接逻辑输出电路的第二输入端。

2.根据权利要求1所述的一种时钟检测装置，其特征在于，所述时钟信号输入电路包括第一电阻和第一MOS晶体管，所述第一MOS晶体管是NMOS晶体管，所述第一MOS晶体管的栅极用于接收待测时钟信号，所述第一电阻的一端连接电源，所述第一电阻的另一端连接所述第一MOS晶体管的漏极，所述第一MOS晶体管的源极连接电源地。

3.根据权利要求2所述的一种时钟检测装置，其特征在于，所述第一充放电电路包括第二电阻、第二MOS晶体管和第一电容，所述第二MOS晶体管是NMOS晶体管，所述第二MOS晶体管的栅极与所述第一MOS晶体管的漏极连接，所述第二电阻的一端连接电源，所述第二电阻的另一端连接所述第二MOS晶体管的漏极，所述第二MOS晶体管的源极连接电源地，所述第二MOS晶体管的漏极通过连接第一电容连接电源地，所述第二MOS晶体管的漏极连接逻辑输出电路的第一输入端。

4.根据权利要求3所述的一种时钟检测装置，其特征在于，所述第二充放电电路包括第三电阻、第三MOS晶体管和第二电容，所述第三MOS晶体管是PMOS晶体管，所述第三MOS晶体管的栅极与所述第一MOS晶体管的漏极连接，所述第三MOS晶体管的源极连接电源，所述第三MOS晶体管的漏极通过连接第三电阻连接电源地，所述第三MOS晶体管的漏极还通过了连接第二电容连接电源地，所述第三MOS晶体管的漏极连接逻辑输出电路的第二输入端。

5.根据权利要求4所述的一种时钟检测装置，其特征在于，所述逻辑输出电路包括异或非门，所述异或非门的第一输入端与第二MOS晶体管的漏极连接，所述异或非门的第二输入端与第三MOS晶体管的漏极连接。