[实用新型]超结MOSFET多结终端结构

说明书

技术领域

本实用新型涉及一种半导体器件，尤其是一种MOSFET器件。

背景技术

VDMOSFET（高压功率MOSFET）可以通过减薄漏端漂移区的厚度来减小导通电阻，然而，减薄漏端漂移区的厚度就会降低器件的击穿电压，因此在VDMOSFET中，提高器件的击穿电压和减小器件的导通电阻是一对矛盾，超结MOSFET采用新的耐压层结构，利用一系列的交替排列的P型和N型半导体薄层，在较低反向电压下将P型N型区耗尽，实现电荷相互补偿，从而使N型区在高掺杂浓度下实现高的击穿电压，从而同时获得低导通电阻和高击穿电压，打破传统功率MOSFET导通电阻的理论极限。

超结MOSFET具有导通损耗低，栅极电荷低，开关速度快，器件发热小，能效高的优点，产品可广泛用于个人电脑、笔记本电脑、上网本或手机、照明（高压气体放电灯）产品以及电视机（液晶或等离子电视机）和游戏机等高端消费电子产品的电源或适配器。

发明内容

本实用新型提供一种超结MOSFET多结终端结构，有利于提高器件终端耐压。本实用新型采用的技术方案是：

一种超结MOSFET多结终端结构，包括N+型衬底及形成于所述N+型衬底上的N-型外延层；其主要改进之处在于，

所述N-型外延层包括元胞区和包围所述元胞区的终端区；

所述元胞区中形成有至少一个晶体管单元，所述晶体管单元包括形成于所述N-型外延层中的一对元胞区P柱；所述一对元胞区P柱顶端分别连接有一P型体区；

P型体区顶部形成有N+型体接触区；P型体区和N+型体接触区都位于N-型外延层内；

与终端区非相邻的P型体区顶部间隔设有两块N+型体接触区；

与终端区相邻的P型体区顶部在背离终端区一侧设有一块N+型体接触区；

在元胞区范围内，N-型外延层表面形成有栅极结构，所述栅极结构位于一对元胞区P柱之间，与一对元胞区P柱上方的N+型体接触区分别接触；

所述终端区中的N-型外延层中形成有至少一个终端区P柱；

终端区的N-型外延层表面形成有氧化绝缘层；

所述终端区中每个终端区P柱顶端都连接有一个P-型体区。

进一步地，元胞区中与终端区相邻的P型体区与最靠近元胞区的一个P-型体区相接。

进一步地，栅极结构包括N-型外延层表面的栅氧化层和栅氧化层上方的多晶硅栅极。

更进一步地，多晶硅栅极周围和上方设有氧化层，该氧化层与栅氧化层均采用二氧化硅。

进一步地，终端区P柱的深度为30～60微米。

进一步地，所述元胞区P柱及所述终端区P柱为P型单晶硅。

本实用新型的优点在于：终端区每个P柱顶端都连接有一P-型体区；该终端处的P-型体区的存在有利于器件的电场向右横向延展，从而有利于提高终端耐压。

附图说明

图1为本实用新型的结构示意图。

具体实施方式

下面结合具体附图和实施例对本实用新型作进一步说明。

如图1所示，本实用新型提出的一种超结MOSFET多结终端结构，包括N+型衬底1及形成于所述N+型衬底1上的N-型外延层2；

所述N-型外延层2包括元胞区I和包围所述元胞区I的终端区II；

所述元胞区I中形成有至少一个晶体管单元，所述晶体管单元包括形成于所述N-型外延层2中的一对元胞区P柱203；所述一对元胞区P柱203顶端分别连接有一P型体区206；

P型体区206顶部形成有N+型体接触区209；P型体区206和N+型体接触区209都位于N-型外延层2内；

与终端区非相邻的P型体区206顶部间隔设有两块N+型体接触区209，用于分别连接左右两个栅极结构；

与终端区相邻的P型体区206顶部在背离终端区一侧设有一块N+型体接触区209；只需要连接一侧的栅极结构；

在元胞区I范围内，N-型外延层2表面形成有栅极结构，所述栅极结构位于一对元胞区P柱203之间，与一对元胞区P柱203上方的N+型体接触区209分别接触；

栅极结构包括N-型外延层2表面的栅氧化层207和栅氧化层207上方的多晶硅栅极208；多晶硅栅极208周围和上方设有氧化层，该氧化层与栅氧化层207均采用二氧化硅；

所述终端区II中的N-型外延层2中形成有至少一个终端区P柱204；终端区P柱204的深度优选为30～60微米；

终端区的N-型外延层2表面形成有氧化绝缘层210；氧化绝缘层210也采用二氧化硅；