[实用新型]一种具有单向迟滞性的施密特触发器有效
| 申请号： | 201720375081.2 | 申请日： | 2017-04-11 |
| 公开（公告）号： | CN206820728U | 公开（公告）日： | 2017-12-29 |
| 发明（设计）人： | 杜言武;赵如月;邓超;代国定 | 申请（专利权）人： | 西安电子科技大学 |
| 主分类号： | H03K3/3565 | 分类号： | H03K3/3565 |
| 代理公司： | 西安通大专利代理有限责任公司61200 | 代理人： | 刘强 |
| 地址： | 710065 陕*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 具有 单向 迟滞 施密特触发器 | ||
1.一种具有单向迟滞性的施密特触发器，其特征在于，包括第一PMOS管(21)、第一NMOS管(22)、第二PMOS管(23)、第二NMOS管(24)和第三PMOS管(25)：所述第一PMOS管(21)和第一NMOS管(22)决定的输入电压值为所述施密特触发器的高电平的阈值电压；由所述第一PMOS管(21)、第一NMOS管(22)和第二PMOS管(23)决定所述施密特触发器的低电平的阈值电压，即所述施密特触发器的迟滞电压；所述第二NMOS管(24)和第三PMOS管(25)组成反相器用以减小寄生电容加快反向迟滞的特性。
2.根据权利要求1所述的具有单向迟滞性的施密特触发器，其特征在于，所述第一PMOS管(21)的栅极和第一NMOS管(22)的栅极连接后接输入IN；第一PMOS管(21)的源极接电源VDD；第一PMOS管(21)的漏极接第一NMOS管(22)的漏极后接到所述施密特触发器的OUT；所述第一NMOS管(22)源极接地。
3.根据权利要求1所述的具有单向迟滞性的施密特触发器，其特征在于，所述第二PMOS管(23)的漏极接所述施密特触发器的OUT，第二PMOS管(23)的源极接VDD，第二PMOS管(23)的栅极同时接到第二NMOS管(24)和第三PMOS管(25)的漏极。
4.根据权利要求3所述的具有单向迟滞性的施密特触发器，其特征在于，所述第二NMOS管(24)和第三PMOS管(25)的栅极连接后接到所述施密特触发器的OUT。
5.根据权利要求3所述的具有单向迟滞性的施密特触发器，其特征在于，所述第二NMOS管(24)的源极接VDD。
6.根据权利要求3所述的具有单向迟滞性的施密特触发器，其特征在于，所述第三PMOS管(25)的源极接地。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安电子科技大学，未经西安电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201720375081.2/1.html，转载请声明来源钻瓜专利网。
