[实用新型]一种用于高功率因素LED驱动电源开关频率限制电路有效
| 申请号: | 201720328890.8 | 申请日: | 2017-03-27 |
| 公开(公告)号: | CN206674254U | 公开(公告)日: | 2017-11-24 |
| 发明(设计)人: | 黄钦阳 | 申请(专利权)人: | 深圳市梓晶微科技有限公司 |
| 主分类号: | H05B33/08 | 分类号: | H05B33/08 |
| 代理公司: | 暂无信息 | 代理人: | 暂无信息 |
| 地址: | 518000 广东省深圳市福田区福保*** | 国省代码: | 广东;44 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 用于 功率 因素 led 驱动 电源开关 频率 限制 电路 | ||
1.一种用于高功率因素LED驱动电源开关频率限制电路,其特征在于,所述电路包括:
一基准和内部电压单元,用于产生所需的输出电流基准电压;
一消磁检测单元,用于检测电感消磁时间,对电感电流过零进行检测;
一恒流控制单元,用于让输出电流保持恒定;
一峰值电流检测单元,用于将峰值电流采样电阻上的电压值与芯片内部基准电压进行比较,以限制最大电流峰值;
一调光单元,用于调节系统输出电流的大小,以及将调光信号转成模拟的电压信号;
一电流采样单元,用于检测流过输出电流检测电阻上的电压,并且将该电压和调光单元产生的电压相叠加,然后把该采样信号输出给误差放大器;
一误差放大器单元,用于将电流采样单元输出的信号跟随基准信号,同时把放大的误差信号反馈给开启延时和恒流控制单元;
一开启延时单元,用于让误差放大器单元动态调节输出频率;
一逻辑和驱动单元,用于实现系统功率管的开关驱动。
2.根据权利要求1所述一种用于高功率因素LED驱动电源开关频率限制电路,其特征在于:所述恒流控制单元包括一整流桥,一输入滤波电容,一消磁检测电阻,一峰值电流采样电阻,一功率管,一电感,一续流二极管,一输出电容,一电流检测电阻,一LED负载。
3.根据权利要求1所述一种用于高功率因素LED驱动电源开关频率限制电路,其特征在于:所述开启延时单元的输入端接入误差放大器输出产生的放大误差信号,以及功率管的开关控制信号Ton,输出功率管开启指示信号TURN_ON。
4.根据权利要求1所述一种用于高功率因素LED驱动电源开关频率限制电路,其特征在于:所述开启延时单元包括一个上升沿触发脉冲产生电路单元,用于每当输出逻辑信号由低转高的时候产生一个正向的脉冲电平;一个运放单元;一个NMOS管;第一PMOS管;第二PMOS管;第三PMOS管;第四PMOS管;一个电阻;第一开关;第二开关;第三开关;第一电容;第二电容;一个固定恒流源;一个比较器单元;第一或非门;第二或非门;第三或非门;EA_CTRL信号接运放单元的正相输入端,运放单元的负输入端接NMOS管的源端和电阻一端相连,运放的输出端接NMOS管的栅极;NMOS管的漏端接第一PMOS管的漏端,NMOS管的栅极接运放的输出端,NMOS管的源端与运放的反相输出端以及电阻的一端相连;电阻的一端和NMOS管的源端以及运放的反相端相连,电阻的另一端与芯片芯片地相连;第一PMOS的源端与芯片内部供电电压VDD相连,第一PMOS的栅极和漏极相连同时与NMOS的漏极以及第二PMOS的栅极相连;第二PMOS的源端与芯片内部供电电压VDD相连,第二PMOS的栅极和第一PMOS的栅极与漏极相连同时与NMOS的漏极相连,第二PMOS的漏极与第一开关的一端以及第一电容的一端和比较器单元的反相输入端相连;第一开关的一端与第二PMOS的漏极以及第一电容的一端和比较器单元的反相输入端相连,第一开关的另一端与芯片地相连;第一电容的一端与第一开关的一端以及第二PMOS的漏极和比较器单元的反相输入端相连,第一电容的另一端与芯片地相连;第三PMOS的源端与芯片内部供电电压VDD相连,第三PMOS的栅极和漏极相连同时与固定恒流源的一端以及第四PMOS的栅极相连;固定恒流源的一端与第三PMOS的栅极和漏极以及第四PMOS的栅极相连,固定恒流源的另一端与芯片地相连;第四PMOS的源端与芯片内部供电电压VDD相连,第四PMOS的栅极和第一PMOS的栅极与漏极相连同时与固定恒流源的一端相连,第四PMOS的漏极与第二开关的一端相连;第二开关的一端与第四PMOS的漏端相连,第二开关的另一端与第二电容的一端以及第三开关的一端和比较器单元的正向输入端相连;第三开关的一端与第二开关的一端以及第二电容的一端和比较器单元的正向输入端相连,第三开关的另一端与芯片地相连;第三电容的一端与第三开关的一端以及第二将开关的一端和比较器单元的正向输出端相连,第三电容的另一端与芯片地相连;比较器单元的反相输入端与第二PMOS管的漏端以及第一开关的一端和第一电容的一端相连,比较器单元的正向输入端与第四PMOS管的漏端以及第二开关的一端和第二电容的一端相连,比较器单元的输出端和第一或非门的一输入端相连;第一或非门的一输入端与比较器的输出端相连,第一或非门的另一输入端与输入信号端Tdem相连,第一或非门的输出端与第二或非门的一输入端相连;第二或非门的一输入端与第一或非门的输出端相连,第二或非门的另一输入端与第三或非门的输出端相连,第二或非门的输出端与第三或非门的一输入端相连,第二或非门的输出端输出信号TURN_ON;第三或非门的一输入端与第二或非门的输出端相连,第三或非门的另一输入端与上升沿触发脉冲产生电路单元的输出端信号Tp相连,第三或非门的输出端与第二或非门的一输入端相连;上升沿触发脉冲产生电路单元的输入端与Ton信号相连,上升沿触发脉冲产生电路单元的输出端信号Tp控制第一开关与第二开关的打开与闭合同时与第三或非门的一输入端相连。
5.根据权利要求1所述一种用于高功率因素LED驱动电源开关频率限制电路,其特征在于:所述误差放大器单元的输出信号连接开启延时单元的输入信号,开启延时单元的输出信号连接恒流控制单元的输入端。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市梓晶微科技有限公司,未经深圳市梓晶微科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201720328890.8/1.html,转载请声明来源钻瓜专利网。





