[实用新型]一种三维硅基片式薄膜电容器

说明书

技术领域

本实用新型涉及电容器制造领域，具体涉及一种三维硅基片式薄膜电容器。

背景技术

随着电子技术的发展，电子信息产业进入后摩尔时代。无源器件在线路板中所占体积比也越来越大，与电子线路“微型化、集成化、智能化”的发展趋势的矛盾日渐突出。为了解决这一日渐突出的矛盾，电容器作为最基本的无源器件，其不可必免地要朝着体积小，容量大，功耗低，性能稳定的方向发展。

采用薄膜工艺制备的硅电容器因其体积小，损耗小，功耗低，价格便宜得到了广泛应用，但是相对于陶瓷电容器，这种工艺的硅电容器耐压十分有限，大大限制了硅电容器的进一步推广应用。

三维硅基片式薄膜电容器主要应用在航空航天、军事雷达、计算机通信，便携式电子设备，汽车能源，家用电子等领域。随着硅基薄膜电容器的制造技术的不断进步，其性能将不断得到提升，应用范围将不断扩大，进而推动硅基类器件技术的发展，提高我国的元器件技术水平，使我国的电子元器件产品质量和挡次向更高层次发展，具有重要的社会效益。

实用新型内容

实用新型目的：本实用新型提供一种三维硅基片式薄膜电容器，该片式薄膜电容器大大提高了硅电容器的耐压值，解决了硅电容器耐压低的问题，提高了硅电容器的电性能。

技术方案：一种三维硅基片式薄膜电容器，包括硅基体、微型孔洞、氧化硅层、氮化硅层、顶部打底层、顶部金层、背部打底层和背部金层，所述硅基体一侧为抛光面，该抛光面上设有若干个微形孔洞；所述硅基体的抛光面上设有氧化硅层，在氧化硅层上设有氮化硅层；所述顶部打底层设置在氮化硅层上，在顶部打底层上设置顶部金层，所述背部打底层设置在硅基体的另一侧，在背部打底层上设有背部金层。

具体地，所述基体为硅材料，单面抛光，粗糙度要求0.05～0.1，晶向100。

具体地，所述基体为低阻率硅片，电阻率要求小于0.01Ω·cm，基片厚度不小于400μm。

具体地，所述微形孔洞的孔径2-10μm，孔深5-80μm。

具体地，所述顶部打底层和背部打底层为钛钨合金，厚度150～200nm。

具体地，所述顶部金层厚度为2～4μm，采用电镀方式加厚。

具体地，所述背部金层采用溅射镀膜方式，厚度0.8～1.5μm。

有益效果：与现有技术相比，本实用新型的优点在于：本实用新型的三维硅基片式薄膜电容器通过在硅基体上刻蚀出微形孔洞，然后在孔洞类制备功能层和电极层，大大提高了硅电容器的电极极板面积；其具有耐压高(相比于普通硅电容，同等电极面积耐压提高5～10倍)、体积小、损耗低、绝缘电阻高、温度系数小(50ppm/℃)等效串联电阻(400mΩ)和等效串联电感(400pH)低等特点；由于三维硅基片式薄膜电容器的制造工艺简单，性能稳定，与半导体工艺兼容，可以大规模制造。

附图说明

图1为本实用新型的结构示意图。

具体实施方式

下面结合附图和具体实施方式，进一步阐明本实用新型。

如图1所示，一种三维硅基片式薄膜电容器，包括硅基体1、微型孔洞8、氧化硅层2、氮化硅层3、顶部打底层4、顶部金层5、背部打底层6和背部金层 7，所述硅基体1的抛光面上刻蚀形成微形孔洞8，所述硅基体的抛光面上和微形孔洞的内壁与底部形成氧化硅层2，在氧化硅层2上形成氮化硅层3，所述顶部打底层4设置在氮化硅层3上，在顶部打底层4上设置顶部金层5，所述背部打底层6设置在硅基体1的背面，在背部打底层6上溅射镀膜形成背部金层7。

其中，基体为硅材料，基体为低阻率硅片，电阻率要求小于0.01Ω·cm，低电阻率硅基底1能够进一步降低电容器的损耗；在电容器内部，电流由微型孔洞流向背电极，各个孔洞之间的电阻形成并联，孔数越多，电容器的ESR和ESL 就越小，损耗就越低，并且基体为单面抛光，粗糙度要求0.05～0.1，这样的粗糙度能够保证金属薄膜良好的附着在硅基体1上。

微形孔洞的孔径2-10μm，孔深5-80μm；在相同的体积下，微型孔洞的底部和侧壁面积使得电容器的电极极板总面积增加，相应地，电容器的耐压值也得到增加，采用微型孔洞的方法，可以使得电容器的耐压值提高5～10倍。

氧化硅层2和氮化硅层共同构成薄膜电容器的功能层，双功能层相互配合，有效降低了粒子在电容器内贯穿的几率，提高了电容器的稳定性和耐压值。

顶部打底层和背部打底层为钛钨合金，厚度150～200nm。

顶部金层厚度为2～4μm，采用电镀方式加厚。

背部金层采用溅射镀膜方式实现，厚度0.8～1.5μm。