[实用新型]层叠电容

说明书

技术领域

本实用新型涉及电子技术领域，更具体地涉及一种层叠电容。

背景技术

在电子技术领域中，代工厂可提供许多不同类型的电容，以供研发人员在电路开发过程中使用。代工厂提供的PIP电容或者Stack-PIP(层叠-PIP)电容的可靠工作电压都不高于5V，不能满足高压电路开发的需要。

代工厂提供的P3(POLY1，多晶硅1)-AA(Active Area，有源区)电容，虽然满足工作电压在15.5V的要求，但是其单位面积电容值小，占用很多芯片面积，增加芯片成本。

另外，在使用代工厂提供的PIP电容或者Stack-PIP电容时，为了避免信号线对电容的干扰，一般在电容上方不会有额外的金属层连线，这样电容区域的金属密度较低，在生产过程中会遇到因局部金属密度过低而引起的平坦化的问题。

针对上述问题，本实用新型提供了一种层叠电容，该层叠电容不仅能够可靠地工作在15.5V的高压下，而且由于重叠了金属层，使其具有较大的单位面积电容值，同时能够形成均匀的金属密度，提高生产的良率。

实用新型内容

为了解决现有技术中存在的上述技术问题，本实用新型的目的在于提供一种层叠电容，该层叠电容能够在高压下工作并且具有较大单位面积电容值。

根据本实用新型的一种层叠电容，其中：该电容由有源区(AA)、多晶硅(P3)和多个工艺层金属层层交叠形成，其中相邻两工艺层交叠区域构成电容(C)，相邻两工艺层是电容(C)的两极板，所述层的厚度就是电容极板的厚度，所述层的层间介质就是电容(C)的电容介质，所述层间介质的厚度就是电容介质的厚度，多层的电容(C)并联构成层叠电容，不同工艺层在电容(C)两侧隔层互连。

如上所述的层叠电容，其中，所述多个工艺层金属可以根据所选工艺及芯片面积要求进行调整，可以包含金属(M1)到顶层的所有金属，也可以包含金属(M1)到任意中间层的金属。

如上所述的层叠电容，其中，所述相邻两工艺层是指有源区(AA)和多晶硅(P3)，多晶硅(P3)和金属(M1)，金属(M1)和金属(M2)，金属(M2)和金属(M3)，金属(M3)和金属(M4)。

如上所述的层叠电容，其中，所述隔层互连是指有源区(AA)和M(n-1)层编号的金属在电容一侧连接，多晶硅P3和M(n)层编号的金属在电容另一侧连接，其中，n为偶数。

如上所述的层叠电容，其中，所述隔层互连是指有源区(AA)、金属(M1)、金属(M3)在电容一侧连接，多晶硅(P3)、金属(M2)、金属(M4)在电容另一侧连接。

如上所述的层叠电容，其中，所述层叠电容具有较大的单位面积电容值，电容的容值可以通过调节相邻两工艺层交叠区域的面积来调整。

如上所述的层叠电容，其中，所述相邻两工艺层交叠区域的面积大于9μm²且小于2500μm²，并且是正方形、矩形或者多边形，其中边长范围为3μm至50μm。

如上所述的层叠电容，其中，所述层叠电容能够工作在15.5V的高压下。

根据本实用新型所述的层叠电容不仅包含有源区AA、多晶硅P3，还包含多层金属层，避免因代工厂提供的普通PIP电容或者Stack-PIP电容上方金属密度过低引起的芯片生产过程中的平坦化问题。

附图说明

通过结合附图，对本实用新型的实施例进行描述以更好地理解本实用新型，在附图中：

图1示出层叠电容的剖面图；以及

图2示出层叠电容的顶视图。

具体实施方式

根据本实用新型的层叠电容是一种基于CMOS e-EEPROM工艺的耐15.5V高压的层叠电容。图1示出层叠电容的剖面图；图2示出层叠电容的顶视图。该电容由有源区AA、多晶硅P3、金属M1(Metal1)、金属M2(Metal2)、金属M3(Metal3)和金属M4(Metal4)层层交叠形成。其中相邻两层交叠区域构成电容C；相邻两层是电容C的两极板，层厚度就是电容极板的厚度；层间介质就是电容C的电容介质，层间介质的厚度就是电容介质的厚度；多层的电容C并联构成层叠电容。