[实用新型]具有终端保护区的超结半导体器件

说明书

技术领域

本实用新型涉及一种超结半导体器件，尤其是一种具有终端保护区的超结半导体器件。

背景技术

在中高压功率半导体器件领域，超结结构（Super Junction）已经被广泛采用，对比传统功率的半导体器件，具有超结结构的半导体器件能获得更加优异的器件耐压与导通电阻的折中关系。以600V 超结MOSFET器件为例，相同电压规格和芯片面积的超结MOSFET器件的导通电阻仅为常规VDMOS的20～30%左右。超结半导体器件一般包括提供电流流通路径的有源区和确保器件耐压的终端保护区，有源区和终端保护区内均设置有超结结构，超结结构由设置在半导体漂移区内交替邻接排布的P型半导体柱和N型半导体柱所构成，P型半导体柱与N型半导体柱保持电荷平衡，因此，在器件耐压工作时，P型半导体柱与N型半导体柱所产生的耗尽层为器件提供必要的电压耐受层。

然而在超结半导体器件的终端保护区耐压设计中，也存在很多问题。以N沟道超结MOSFET为例，常见的超结半导体器件终端结构设计如图11、图12所示。在其中的元胞区域，由于漂移层中的P柱与P型体区连通，P型体区与器件源极相连并保持相等电位；N柱与半导体衬底层具有相同导电类型并且对应连通，半导体衬底层与器件漏极相连并保持相等电位。因此，元胞区域中的P柱与N柱之间的电位差同器件漏极-源极之间的电位差相等。而器件终端保护区内，由于P柱未全部与P型体区相连通，这部分未与P型体区相连通的P柱为浮置设置，因此浮置的P柱与N柱之间的电位差小于器件漏极-源极之间的电位差。当器件耐压时，元胞区域内的超结结构可以完全充分耗尽，而终端保护区内的部分P柱和N柱无法完全耗尽，从而限制了终端保护区的耐压能力。

目前一般的解决方法是通过调整终端区域N柱宽度，并增大终端区域悬浮的P柱数量来保证器件终端耐压，但这样会严重浪费器件面积，增加器件成本。专利申请CN 102623504 A虽然通过改进终端设计结构，采用终端全部P柱与P型体区连通的方式来优化器件终端的耐压能力，减小终端尺寸。但在器件终端拐角区域，该结构有很多工艺和设计局限，例如在终端拐角区域，P柱和N柱的宽度必须有一种或一种以上在平面方向上采用宽度渐变，但在宽度渐变的P/N柱会导致电荷平衡很难实现，同时，宽度渐变的半导体柱在工艺上也有很大局限。因此，在实际产品中该专利的方法是无法保证终端拐角区域耐压优化的。

此外，在实际超结半导体器件制造时，一般会采用多层外延、注入、退火方案或深沟槽刻蚀外延填充等方案。多次外延、注入、退火方案中，外延本身的退火推结作用，导致P柱会呈现底部宽，顶部窄的形貌。在深沟槽刻蚀外延填充方案中，由于刻蚀工艺的原因以及为保证填充效果，一般深沟槽会刻蚀成底部窄、顶部宽的形貌，导致最终形成的P柱会呈现下底部窄、顶部宽的效果。这种形貌也会造成产品局部电荷不平衡，影响器件终端区域耐压效率。

实用新型内容

本实用新型的目的是克服现有技术中存在的不足，提供一种具有终端保护区的超结半导体器件，其具有耐压特性好，终端保护区面积小，设计简单且与现有超结半导体器件制造工艺相兼容的特点。

按照本实用新型提供的技术方案，所述具有终端保护区的超结半导体器件，其特征是：在俯视平面上包括器件区域、直边终端保护区和拐角终端保护区，器件区域被直边终端保护区和拐角终端保护区所包围，每个拐角终端保护区与两个相互垂直的直边终端保护区相邻；在截面方向上包括第一导电类型衬底和第一导电类型漂移层，在第一导电类型漂移层中设置超结结构；

在所述器件区域中超结结构由第一导电类型第一柱和第二导电类型第一柱交替排布形成，第一导电类型第一柱和第二导电类型第一柱由半导体基板表面沿厚度方向延伸至第一导电类型漂移层内；在所述器件区域的半导体基板表面设有多个不连续的第二导电类型第一体区，第二导电类型第一柱与对应的第二导电类型第一体区电性连通；

在所述直边终端保护区中超结结构由第一导电类型第二柱和第二导电类型第二柱交替排布形成，第一导电类型第二柱和第二导电类型第二柱由半导体基板表面沿厚度方向延伸至第一导电类型漂移层内；在靠近器件区域一侧具有与第二导电类型第一体区电性连通的第二导电类型第二体区，第二导电类型第二柱一端与第二导电类型第二体区交叠，并且第二导电类型第二柱向远离第二导电类型第二体区的方向延伸；