[实用新型]芯片封装器件

说明书

技术领域

本实用新型涉及芯片封装的技术领域，特别涉及一种芯片封装器件。

背景技术

绝缘栅双极晶体管(Insulated Gate Bipolar Transistor,IGBT)是由BJT(双极型三极管)和MOS(绝缘栅型场效应管)组成的复合全控型电压驱动式功率半导体器件，兼具MOS的高输入阻抗和GTR(巨型晶体管)的低导通压降两方面的优点。GTR饱和压降低，载流密度大，但驱动电流较大，MOS驱动功率很小，开关速度快，但导通压降大，载流密度小。IGBT综合了以上两种器件的优点，驱动功率小而饱和压降低，非常适合应用于直流电压为600v及以上的变流系统如交流电机、变频器、开关电源、照明电路、牵引传动等领域。

图1为现有技术中IGBT模块的封装结构示意图，如图1所示，所述封装结构包括：铝碳化硅散热板1，依次位于所述铝碳化硅散热板1之上的第一焊料层2、第一铜层3、陶瓷层4以及第二铜层5，位于所述第二铜层5上彼此隔开的第二焊料层6与第三铜层7，以及位于所述第二焊料层6上的彼此隔开的二极管芯片8与IGBT 9。所述二极管芯片8、IGBT 9以及第三铜层7通过导线10相连接。

所述导线10一般为金线、铝线或铜线，线连接的缺点是导线长，电阻大，电能转换成不必要的热能。功率器件的金属线为保证低电阻率，和加强散热，必须使用粗线，在0.1毫米以上，普通的只有0.25毫米。这样就使芯片与衬底的互联距离很大，芯片之间的互联也要比普通芯片大，使得终端产品面积比较大。

因此，提供一种缩小芯片之间距离的封装，减小终端产品面积是本领域技术人员亟需解决的一个技术问题。

实用新型内容

本实用新型的目的在于提供一种芯片封装器件，减小芯片之间的距离，最终减小终端产品的面积。

本实用新型的技术方案是一种芯片封装器件，包括：

基板，形成于所述基板上的多个间隔排列的第二粘接层；

多个芯片，分别位于所述第二粘结层上，所述芯片与所述第二粘结层一一对应；

位于所述基板上且包围所述芯片四周的塑封层；

位于所述塑封层以及所述芯片上的绝缘层；

位于所述绝缘层内的开孔，所述开孔延伸至所述芯片；

在所述开孔内形成的金属导体层以及芯片之间的互连电路。

进一步的，相邻所述芯片之间的距离大于等于50um。

进一步的，所述塑封层的厚度等于所述芯片的厚度。

进一步的，所述塑封层的厚度小于所述芯片的厚度，在靠近所述基板的一侧所述塑封层表面比所述芯片的表面低2um～10um。

进一步的，所述芯片的正面设置有电路，在所述芯片的背面设置有电极，所述芯片的正面设置于所述第二粘接层上。

与现有技术相比，本实用新型提供的芯片封装器件，在基板上设置有多个间隔排列的第二粘接层，芯片设置于所述第二粘接层上，在芯片的四周设置有塑封层，在所述塑封层以及所述芯片上设置有绝缘层，在绝缘层内设置有延伸至所述芯片的开孔，在开孔内形成有金属导体层以及芯片之间的互连电路，由此实现多个芯片之间的互连；本实用新型所提供的芯片封装器件能够减小芯片之间的距离，最终减小终端产品的面积，有利于实现终端产品的小型化。

附图说明

图1为现有技术中IGBT模块的封装结构示意图。

图2为本实用新型一实施例所提供的芯片封装方法的流程图。

图3为本实用新型一实施例所提供的芯片的结构示意图。

图4～图12为本实用新型一实施例所提供的芯片封装方法的各步骤结构示意图。

具体实施方式

为使本实用新型的内容更加清楚易懂，以下结合说明书附图，对本实用新型的内容做进一步说明。当然本实用新型并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本实用新型的保护范围内。

其次，本实用新型利用示意图进行了详细的表述，在详述本实用新型实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本实用新型的限定。

本实用新型提供的芯片封装器件，在基板上设置有多个间隔排列的第二粘接层，芯片设置于所述第二粘接层上，在芯片的四周设置有塑封层，在所述塑封层以及所述芯片上设置有绝缘层，在绝缘层内设置有延伸至所述芯片的开孔，在开孔内形成有金属导体层以及芯片之间的互连电路，由此实现多个芯片之间的互连；本实用新型所提供的芯片封装器件能够减小芯片之间的距离，最终减小终端产品的面积，有利于实现终端产品的小型化。