[实用新型]一种宽禁带半导体器件

说明书

技术领域

本实用新型涉及一种宽禁带半导体器件，特别是涉及一种降低器件工作时温度不均匀程度的器件。

背景技术

目前各大公司采用的技术是JBS(junction barrier schottkky)结型势垒肖特基和MPS(merged PiN schottky)来解决肖特基由于受电场的影响导致反向漏电流急剧增大的问题。JBS和MPS结构中主要使用平面的P型掺杂区形成PN结，在器件承受反向耐压时，将电场最大点转移，使其远离肖特基接触，从而达到屏蔽电场对表面肖特基的影响，降低器件的反向漏电流。与JBS结构相比，MPS结构更优，目前各大碳化硅二极管公司已逐步采用MPS结构来替代之前的JBS结构。就MPS结构而言，其结构的正向接触是由肖特基结部分和P型掺杂区共同组成。而在现有技术采用结构均匀即肖特基接触区与P型掺杂区的宽度比例相同进行设计，这会使器件内外部产生相同热量。器件中间的热量只通过热沉散出，四周的热量既通过热沉，也通过器件边缘表面进行热辐射散出。这样就导致器件中部温度高，四周温度低的情况。温度不均匀引起器件内载流子迁移率不均匀，降低了器件实际的电流导通能力。特别是在大电流规格的器件中，由于器件尺寸大，器件边缘的热辐射引起的温度不均更明显。

器件在低电压下，由肖特基开启承受正向电流。电流增大，正向压降增大到PN结开启电压值时，PN结部分才导通。发生电流浪涌时，通过PN结部分的开启来承担电流。正常使用时，均是由肖特基部分来承担电流。因此，为了进一步降低二极管导通时的正向压降，需提高器件中的肖特基部分。而为了提高器件的浪涌能力，需要提高器件中的PN结面积，即提高其组成的P型掺杂区面积。而P型掺杂区在正常工作下，也就是低电压下是不导电的，是器件正常工作时的温度影响因素之一。所以在提高器件的浪涌能力时，如何设置P型掺杂区的位置同时降低器件工作时温度不均匀程度就是一个需要解决的问题。

发明内容

为解决上述技术问题，本实用新型提出了一种宽禁带半导体器件，有利于降低器件温度不均匀的程度。

为此，本实用新型采用如下技术方案：

一种宽禁带半导体器件，包括终端结构区、有源区、以及所述有源区与所述终端结构区之间的过渡区域，所述有源区包括第一区域和第二区域，所述第一区域靠近和/或位于所述器件四周，所述第二区域靠近和/或位于所述器件中心，所述第一区域和所述第二区域直接电连接，和/或分别与所述器件的其他区域电连接；所述第一区域的单位面积内肖特基接触区与P型掺杂区宽度的比值γ_第一区域比所述第二区域的单位面积内肖特基接触区与P型掺杂区宽度的比值γ_第二区域大，用于使所述器件内部至外部的电流导通能力呈逐渐增大趋势，从而使所述器件外部比所述器件内部产生较多的热量。

进一步的，所述第一区域还设有第三子区域，所述第一区域相应的包括靠近所述第三子区域的第一子区域和远离所述第三子区域的第二子区域，所述第三子区域中心对称分布在所述器件两侧，所述第三子区域全部由P型掺杂区组成，所述第一子区域的比值γ_{第一子区域}最大。

进一步的，所述第二区域包括位于所述器件中心的第四子区域和靠近所述器件中心的第五子区域，所述第四子区域的比值γ_{第四子区域}小于所述第五子区域的比值γ_{第五子区域}，并且γ_{第四子区域}和γ_{第五子区域}均小于外部四周的所述比值γ。

进一步的，所述第二子区域的比值γ_{第二子区域}和所述第五子区域的所述比值γ_{第五子区域}在所述器件各区域的所述比值γ在所述器件各区域的γ值大小排序居中，用于在器件中在没有大面积P型掺杂区的区域仍满足内部至外部的电流导通能力呈逐渐增大趋势的要求。

进一步的，所述第五子区域的比值γ_{第五子区域}小于所述第二子区域的比值γ_{第二子区域}。

进一步的，构成所述第一子区域、第二子区域、第四子区域和第五子区域的肖特基接触区可采用如下之一形状包括条形、矩形、六边形和圆形等；构成所述第一子区域、第二子区域、第四子区域和第五子区域的P型掺杂区可采用如下之一形状包括条形、矩形、六边形和圆形等；所述第三子区域可采用如下之一形状包括条形、矩形、六边形和圆形等。