[实用新型]一种III‑V族环栅场效应晶体管

说明书

技术领域

本实用新型涉及半导体集成技术领域，具体涉及一种III-V族环栅场效应晶体管。

背景技术

随着器件的特征尺寸等比例缩小，硅基CMOS器件的性能和集成电路的集成度得到了巨大的提升。当CMOS技术进入45纳米技术节点后，传统的硅基CMOS器件已经满足不了对半导体性能上的需求，引入新材料、新结构已经成为后摩尔时代的解决方案之一。III-V族半导体材料具有高电子迁移率，较宽的禁带宽度等特点成为了CMOS器件沟道材料的首选之一。同时，当器件尺寸进入22纳米技术节点以后，器件的短沟效应、源漏穿通和量子效应等因素严重影响CMOS器件的各项性能。双栅、Fin以及环栅结构的半导体场效应晶体管比传统的平面器件在抑制短沟效应上有更大的优势。因此，将III-V族材料和新型的结构在制作工艺上进行结合，能够充分发挥III-V族材料的材料特性和提高CMOS器件的直流特性，以满足高性能III-V族CMOS的技术要求。

实用新型内容

本实用新型提供一种III-V族环栅场效应晶体管，以III-V族化合物半导体材料作为沟道材料，采用环栅器件结构，能够有效提高III-V族MOS器件的栅控能力和电流驱动能力。

本实用新型是通过以下技术方案实现的：

一种III-V族环栅场效应晶体管，包括晶体管本体，所述晶体管本体由单晶衬底、隔离层、键合金属层、第一栅金属层、第一栅介质层、第一界面控制层、III-V族半导体沟道层、第二界面控制层、III-V族半导体源漏层、界面控制层侧墙、第二栅介质层、第二栅金属层和源漏金属层组成；单晶衬底、隔离层、键合金属层、第一栅金属层、第一栅介质层、第一界面控制层、III-V族半导体沟道层、第二界面控制层和III-V族半导体源漏层从下至上依次叠放，形成键合体；键合体上部的中间部分刻蚀出剖面呈凹字形的凹槽，凹槽的上部即沟道区域刻蚀至键合体的第二界面控制层之上，凹槽的侧部即源漏区域刻蚀至键合体的第一栅介质层之上；界面控制层侧墙设置在凹槽的侧壁两侧；第二栅介质层覆盖在凹槽外侧的中间部分，第二栅金属层覆盖在第二栅介质层上；源漏金属层覆盖在III-V族半导体源漏层上。

上述方案中，界面控制层侧墙的材料与第一界面控制层和第二界面控制层的材料相同。

上述方案中，第二栅介质层和第二栅金属层的覆盖面积一致。

上述方案中，源漏金属层覆盖在III-V族半导体源漏层上方的外侧部分，即2个源漏金属层之间的距离大于2个III-V族半导体源漏层之间的距离。

与现有技术相比，本实用新型具有如下特点：

1、采用III-V族半导体材料作为沟道材料，用埋沟道结构加入界面控制层可以有效减少沟道散射，提高沟道载流子迁移率高；

2、采用环栅结构可以有效提高MOSFET器件的栅控能力和电流驱动能力，能够有效抑制器件的短沟道效应和DIBL效应；

3、环栅场效应晶体管可以集成在硅衬底上，可以与其它硅基CMOS集成器件实现单片集成；

4、提供的III-V族环栅场效应晶体管能够满足III-V族CMOS在数字电路中的应用。

附图说明

图1为本实用新型所提供的III-V族环栅场效应晶体管的结构示意图；

图2为在单晶衬底沉积依次所述隔离层和所述键合金属层后形成的所述第一键合片的结构示意图；

图3为所述III-V族半导体外延衬底上形成所述栅介质层、栅金属层和所述键合金属层后经过化学机械抛光的结构示意图，也为第二键合片的结构示意图；

图4为所述第二键合片倒扣在第一键合片后的键合片的结构示意图；

图5为在所述键合片上去除所述III-V族半导体外延衬底的部分材料层直至所述III-V族半导体源漏层的材料层停止后的结构示意图；

图6为将所述去除部分所述III-V族半导体源漏层的材料层，形成长方体的沟道区的结构示意图；

图7为在所述长方体的沟道区的截面示意图；

图8为形成所述长方体的沟道区形成在界面控制层侧墙后的结构示意图；

图9为形成所述长方体的沟道区形成在界面控制层侧墙后的截面示意图；

图10为沟道区形成所述栅介质层和栅金属层后的结构示意图；

图11为沟道区形成所述栅介质层和栅金属层后的截面示意图。