[发明专利]一种封装基板、芯片封装体及芯片堆叠封装方法

说明书

本申请公开了一种封装基板、芯片封装体及芯片堆叠封装方法，涉及芯片封装技术领域。该方法包括：提供第一封装基板，其中，第一封装基板包括至少一个连接柱，连接柱除上表面外设置有树脂保护层；将至少一个芯片倒装于第一封装基板上，并进行焊接互连，形成第一芯片封装体；提供第二芯片封装体，将第一芯片封装体与第二芯片封装体进行堆叠封装，第一芯片封装体通过连接柱与第二芯片封装体形成电连接。通过上述方式，本申请能够制得稳定性和良品率较高的芯片封装体。

技术领域

本申请涉及芯片封装技术领域，特别是涉及一种封装基板、芯片封装体及芯片堆叠封装方法。

背景技术

随着集成电路集成度的增加，对于芯片的封装密度要求也越来越高，因此，叠层芯片封装逐渐成为技术发展的主流。现有成熟的三维集成技术主要为堆叠封装(Package onPackage，PoP)，在PoP封装中，上、下封装体通常以焊球作为互联结构实现上、下封装体的导通。

请结合参阅图1和图2，图1是现有技术中PoP封装体的侧面结构示意图，图2是现有技术中PoP封装体的俯视结构示意图。现有的PoP封装工艺一般是先在下封装体11的封装基板111上植焊球112，然后再用塑封材料113对下封装体11进行整体塑封，塑封后再激光穿孔将焊球112露出，以使焊球112能够与上层封装体12电连接。

本申请的发明人在长期的研发过程中，发现现有工艺不仅复杂，工艺要求高，还存在一定的不足，如植球后共面性较差对后端制程良率影响较大；塑封后激光穿孔有打不透的可能，影响产品良率。

发明内容

本申请主要解决的技术问题是提供一种封装基板、芯片封装体及芯片堆叠封装方法，能够制得稳定性和良品率较高的芯片封装体。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种芯片堆叠封装方法，该方法包括：提供第一封装基板，其中，第一封装基板包括至少一个连接柱，连接柱除上表面外设置有树脂保护层；将至少一个芯片倒装于第一封装基板上，并进行焊接互连，形成第一芯片封装体；提供第二芯片封装体，将第一芯片封装体与第二芯片封装体进行堆叠封装，第一芯片封装体通过连接柱与第二芯片封装体形成电连接。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种封装基板，该封装基板包括至少一个连接柱，连接柱除上表面外设置有树脂保护层，连接柱用于芯片封装体之间的电连接。

为解决上述技术问题，本申请采用的另一个技术方案是：提供一种芯片封装体，该芯片封装体通过上述的芯片堆叠封装方法制得。

本申请的有益效果是：区别于现有技术的情况，本申请所提供的芯片堆叠封装方法，因封装基板上预先设置有连接柱，且对连接柱做了保护处理，并裸露了用于电连接的上表面；在进行堆叠封装时，不再需要对芯片封装体进行整体塑封，简化了制作工艺，节约了资源，降低制作成本。同时，连接柱相较于现有的焊球，能够减少I/O电信号传输距离提高处理速度，降低能耗；还能够缩小上、下封装体的互连节距，提升I/O互连数量，提高接触良率和可靠性。

附图说明

图1是现有技术中PoP封装体的侧面结构示意图；

图2是现有技术中PoP封装体的俯视结构示意图；

图3是本申请封装基板第一实施方式的侧面结构示意图；

图4是本申请封装基板第二实施方式的侧面结构示意图；

图5是本申请封装基板的制备方法一实施方式的工艺流程图；

图6是本申请芯片封装体第一实施方式的侧面结构示意图；

图7是本申请芯片堆叠封装方法第一实施方式的流程示意图；

图8是本申请芯片堆叠封装方法第一实施方式中芯片倒装工艺流程示意图；