[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，其中，方法包括：提供衬底，衬底包括栅极区和位于所述栅极区两侧的源漏区，衬底上具有第一鳍部以及位于所述第一鳍部两侧的第二鳍部，第一鳍部和第二鳍部分别自栅极区一侧的源漏区贯穿至另一侧的源漏区；在衬底上形成隔离结构，隔离结构覆盖所述第一鳍部和第二鳍部部分侧壁，隔离结构表面低于所述第一鳍部顶部表面，且所述隔离结构表面低于所述第二鳍部顶部表面；形成隔离结构之后，去除所述隔离结构暴露出的栅极区第二鳍部；去除所述隔离结构暴露出的栅极区第二鳍部之后，形成横跨所述栅极区第一鳍部的栅极，所述栅极覆盖所述第一鳍部部分侧壁和部分顶部表面。所述形成方法能够改善半导体结构性能。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体器件集成度的提高，晶体管的关键尺寸不断缩小，关键尺寸的缩小意味着在芯片上可布置更多数量的晶体管，进而提高器件的性能。然而，随着晶体管尺寸的急剧减小，栅介质层厚度与工作电压不能相应改变使抑制短沟道效应的难度加大，使晶体管的漏电流增大。

鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET)的栅极成类似鱼鳍的叉状3D架构。FinFET的沟道凸出衬底表面形成第一鳍部，栅极覆盖原始第一鳍部的顶部和侧壁，从而使反型层形成在沟道各侧上，可于第一鳍部的多侧控制电路的接通与断开。这种设计能够增加栅极对栅极区的控制，从而能够很好地抑制晶体管的漏电流。

然而，现有的半导体结构的形成方法所形成的鳍式场效应晶体管的性能较差。

发明内容

本发明解决的问题是提供一种半导体及其形成方法，能够改善半导体结构性能。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括栅极区和位于所述栅极区两侧的源漏区，所述衬底上具有平行排列的第一鳍部和第二鳍部，所述第二鳍部位于所述第一鳍部两侧，所述第一鳍部和第二鳍部分别自栅极区一侧的源漏区贯穿至另一侧的源漏区；在所述衬底上形成隔离结构，所述隔离结构覆盖所述第一鳍部和第二鳍部部分侧壁，所述隔离结构表面低于所述第一鳍部顶部表面，且所述隔离结构表面低于所述第二鳍部顶部表面；形成所述隔离结构之后，去除所述隔离结构暴露出的栅极区第二鳍部；去除所述隔离结构暴露出的栅极区第二鳍部之后，形成横跨所述栅极区第一鳍部的栅极，所述栅极覆盖所述第一鳍部部分侧壁和部分顶部表面；在所述栅极两侧的第一鳍部中形成源漏掺杂层。

可选的，去除所述栅极区第二鳍部之前，还包括：形成横跨所述栅极区第一鳍部和栅极区第二鳍部的伪栅结构，所述伪栅极结构覆盖所述第一鳍部部分侧壁和顶部表面以及所述栅极区第二鳍部侧壁和顶部表面；在所述衬底上形成第一介质层，所述第一介质层覆盖所述伪栅极结构侧壁；去除所述伪栅极结构，在所述第一介质层中形成栅极开口；所述栅极位于所述栅极开口中。

可选的，形成所述栅极开口之后，形成所述栅极之前，去除所述隔离结构暴露出的栅极区第二鳍部。

可选的，去除所述隔离结构暴露出的栅极区第二鳍部之前，还包括：在所述栅极开口底部形成栅介质层，所述栅介质层覆盖所述第一鳍部部分侧壁和顶部表面，以及所述第二鳍部部分顶部和侧壁；在所述栅介质层上形成覆盖层。

可选的，形成所述栅介质层和覆盖层之后，去除所述隔离结构暴露出的栅极区第二鳍部；去除所述隔离结构暴露出的栅极区第二鳍部之前，所述形成方法还包括：去除所述第二鳍部侧壁和顶部的覆盖层；去除所述第二鳍部侧壁和顶部的覆盖层之后，去除所述第二鳍部侧壁和顶部的栅介质层；或者，去除所述隔离结构暴露出的栅极区第二鳍部之后，形成所述栅介质层和覆盖层。