[发明专利]一种提高系统启动速度的装置和方法

说明书

一种提高系统启动速度的装置和方法，可优化电路结构，缩短CPU到NANDFLASH之间的信号延时，提高NANDFLASH访问频率，从而提高整个系统的启动速度，提升用户体验。包括CPU、低延时电平转换器、NANDFLASH、内存条/内存颗粒；其中，所述CPU的NANDFLASH信号通过低延时电平转换器进行电平转换后与NANDFLASH相连，内存条/内存颗粒直接与中央处理器相连。与常用的采用CPLD进行电平转相比，本发明采用低延时双向电平转换器实现中央处理器（CPU）NANDFLASH接口到NANDFLASH之间的电平转化，使得中央处理器（CPU）与NANDFLASH之间的信号延时由20ns降低到10ns以下，中央处理器（CPU）可以以更高的频率访问NANDFLASH，提高整个系统的启动速度。

技术领域

本发明涉及电路设计领域，具体涉及一种提高系统启动速度的装置和方法。

背景技术

在通讯设备中，一种常见的CPU小系统电路框图如图1所示，该小系统包括处理器(CPU)、内存条/内存颗粒、可编程逻辑芯片(CPLD)、NANDFLASH。其中CPU是整个小系统的核心，小系统其它电路均为它服务；内存条/内存颗粒是程序执行的空间；CPLD用于实现外围接口扩展和电平转换等功能，NANDFLASH用于存放BOOT和系统版本。系统上电完成后，CPU访问NANDFLASH，获取其中信息，使系统得以顺利启动。CPU对NANDFLASH的访问速度直接决定了整个设备的启动速度。

通讯设备，如路由器、交换机中多数CPU的NANDFLASH接口是1.8V电平标准的，而常用的NANDFLASH是3.3V电平标准，通常会使用一片CPLD来实现1.8V到3.3V的电平转换。信号经过CPLD后，会带来20ns左右的延时，影响CPU读NANDFLASH数据信号的建立时间，CPU中的NANDFLASH控制器必须增大读使能信号有效时间才能满足自身采样数据建立时间的要求。这无疑加长了CPU读NANDFLASH的周期，限制了CPU对NANDFLASH的访问频率，导致设备的启动时间增加。在实现NANDFLASH接口电平转换的同时，减小电平转换导致的延时，提高CPU访问NANDFLASH的频率，将提高系统的启动速度。

发明内容

本发明提出的一种提高系统启动速度的方法，可优化电路结构，缩短CPU到NANDFLASH之间的信号延时，提高NANDFLASH访问频率，从而提高整个系统的启动速度，提升用户体验。

为实现上述目的，本发明采用了以下技术方案：

一种提高系统启动速度的装置，包括中央处理器(CPU)、低延时电平转换器、NANDFLASH、内存条/内存颗粒。其中所述中央处理器(CPU)的NANDFLASH信号通过低延时电平转换器进行电平转换后与NANDFLASH相连，内存条/内存颗粒直接与中央处理器(CPU)相连。

当中央处理器(CPU)对NANDFLASH30进行写操作时，中央处理器(CPU)将通过低延时电平转换器向NANDFLASH30发送控制信号、命令、地址和数据。此时，所有信号的方向都是由中央处理器(CPU)发送到NANDFLASH30。假设中央处理器(CPU)发出的信号在低延时电平转换器中的延时为T2，各芯片间PCB走线延时忽略不计。在写NANDFLASH30操作时，中央处理器(CPU)发出的所有信号都会经历T2的延时到达NANDFLASH，在不考虑电平转换器件不同端口延时差异的情况下，NANDFLASH30接收到的命令、地址、数据相位关系跟中央处理器(CPU)发出来的信号时序关系基本相同。T2延时大小并不影响中央处理器(CPU)对NANDFLASH30的写操作时序。中央处理器(CPU)写NANDFLASH的频率可以达到NANDFLASH/中央处理器(CPU)中NANDFLASH控制器可支持的上限频率。