[发明专利]阵列基板及其制造方法

说明书

本发明公开一种阵列基板及其制造方法。所述方法包括：在基板上形成多晶硅图案、绝缘图案、导电图案及介电层；形成覆盖介电层的导电层；图案化处理导电层，去除第一区域的导电图案上方的导电层；对第二区域的导电图案上方的导电层进行离子注入处理；形成覆盖导电层的钝化层。基于此，本发明能够简化制造工艺，提高生产效率，降低成本，并减少漏电。

技术领域

本发明涉及显示技术领域，具体涉及一种阵列基板及其制造方法。

背景技术

CMOS(Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)是一种大规模应用于集成电路芯片制造的原料，其由PMOS器件和NMOS器件共同构成，且在两者组成的门电路中，同一瞬间要么PMOS器件导通，要么NMOS器件导通，要么两者都截至，比线性三极管(BJT)的效率要高得多，因此功耗很低。基于LTPS(Low Temperature Poly-Silicon,低温多晶硅)技术的液晶显示器具有高迁移率、性能稳定、能够节省空间及降低驱动电路成本等特点已经得到了广泛的应用。因此，将CMOS应用于LTPS液晶显示器中，已成为业界趋势。

在现有LTPS液晶显示器的结构设计中，阵列基板包括基板以及位于基板上的各层结构，例如薄膜晶体管(Thin Film Transistor,TFT)的栅极图案、栅极绝缘层、多晶硅图案、介电层、源极图案、漏极图案等。这些层结构一般至少需要9道制程，在将CMOS应用于LTPS液晶显示器中时，如何简化制造工艺以降低成本十分重要。

发明内容

有鉴于此，本发明提供一种阵列基板及其制造方法，能够简化制造工艺，提高生产效率，降低成本。

本发明一实施例的阵列基板的制造方法，包括：

在基板上形成多晶硅图案、绝缘图案、导电图案及介电层，基板上方划分有沿平行基板方向间隔设置的第一区域和第二区域，第一区域依次层叠多晶硅图案、绝缘图案和导电图案，第二区域依次层叠绝缘图案和导电图案，介电层形成有暴露多晶硅图案的掺杂区域的通孔；

形成覆盖介电层且通过所述通孔与所述掺杂区域接触的导电层；

图案化处理所述导电层，去除第一区域的导电图案上方的导电层；

对第二区域的导电图案上方的导电层进行离子注入处理；

形成覆盖经过图案化处理和离子注入处理的导电层的钝化层。

本发明一实施例的阵列基板，包括：

基板；

位于基板上的多晶硅图案、绝缘图案、导电图案及介电层，基板上方划分有沿平行基板方向间隔设置的第一区域和第二区域，第一区域依次层叠多晶硅图案、绝缘图案和导电图案，第二区域依次层叠绝缘图案和导电图案，介电层形成有暴露多晶硅图案的掺杂区域的通孔；

导电层，覆盖介电层且通过所述通孔与所述掺杂区域接触，所述导电层暴露所述第一区域的导电图案，且位于所述第二区域的导电图案上方的导电层经过离子注入处理；

钝化层，覆盖所述导电层。

有益效果：本发明通过一层导电层即可制造形成薄膜晶体管的源极和漏极以及NMOS器件的半导体层，从而能够简化制造工艺，提高生产效率，降低成本。

附图说明

图1是本发明一实施例的阵列基板的制造方法的流程示意图；

图2是基于图1所示方法制造阵列基板的场景示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明所提供的各个示例性的实施例的技术方案进行清楚、完整地描述。在不冲突的情况下，下述各个实施例以及实施例中的特征可以相互组合。