[发明专利]适用于离子注入工艺套刻精度的评估方法

说明书

本发明提供一种适用于离子注入工艺套刻精度的评估方法，包括：提供半导体衬底，所述半导体衬底中具有前层辅助图形；于所述半导体衬底表面形成覆盖层；刻蚀部分所述覆盖层，暴露出所述前层辅助图形；于所述半导体衬底表面形成当层辅助图形，且所述当层辅助图形暴露出所述前层辅助图形；采用多种方法对所述当层辅助图形与所述前层辅助图形的套刻精度进行评估；测量不同方向上所述当层辅助图形与所述前层辅助图形的套刻精度；分别将多种方法评估得到的套刻精度与测量得到的套刻精度进行线性拟合，获得各自的线性拟合斜率及线性相关系数，确定与测量得到的套刻精度最接近的评估方法为最佳评估方法。本发明中，能够准确的评估不同套刻精度量测方法。

技术领域

本发明涉及光刻技术领域，尤其涉及一种适用于离子注入工艺套刻精度的评估方法。

背景技术

半导体技术的发展往往局限于光刻技术的发展，特征尺寸的缩小对硅片套刻精度提出了更加严格的要求。如果光刻层间套刻精度没有达到设计准则的要求，会导致前段器件功能和后段连线功能的失效，直接造成产品良率的损失。光刻工艺的套刻精度要求与半导体工艺的技术节点成正比，即更高的技术节点要求更精准的套刻精度。现在业界越来越重视光刻工艺中套刻精度的优化，相比于光刻工艺中关键层次(有源层、栅极层、接触孔层和金属连接层)而言，对于离子注入层次的套刻精度的研究和评估则容易被忽视。

离子注入是将原子或分子电离，加速到一定的能量后，再注入到芯片中进行掺杂的过程。随着器件尺寸微缩，需要更精确地控制各个器件的性能，离子注入的步骤随之增多，随之离子注入的光刻层也越来越多。在栅极形成之前，离子注入的目的是为了形成阱区(WELL)和调整阀值电压。在栅极形成以后，离子注入层，比如浅掺杂源漏极(LDD)，源漏级离子掺杂(Source/Drain)等。在整个半导体工艺中通常有好几道LDD的离子注入层，LDD的目的是通过浅掺杂抑制热载子效应和短沟道效应，同时起到延展源漏极的作用。随着光刻技术节点的推进，从90纳米，65/55纳米，45/40纳米，32/28纳米，22/20纳米，16/14纳米以及10纳米以下，离子注入层次的套刻精度的要求也越来越严格，因此对于套刻精度的评估也就显得格外重要。

目前业界在离子注入光刻层普遍使用的套刻精度量测方法是基于图像信号处理的套刻精度量测方法(IBO)，最通用的套刻标记称为BIB(Box In Box or Bar In Bar)，外面的Box或Bar在前层光刻步骤的时候留下来，而里面的Box或Bar在当层光刻步骤的时候曝出图形。通过量测前层和当层套刻标记中心的偏移获得相应的套刻精度。随着先进光刻工艺的推进，特别是双重图形技术(DP)及鳍式场效应晶体管(FinFET)在光刻工艺中的应用，离子注入光刻层底层结构具有复杂的三维结构，对光刻套刻精度量测方法的准确性和稳定性提出了更为严格的要求。因此新型光刻套刻精度量测方法也应运而生，如基于AIM(advanced image metrology)量测标记的量测方法和更为先进的基于衍射信号处理的套刻精度量测方法。判断一种新的量测方法能够能否真实反映晶圆的位移偏差，对于这些量测方法的评估就显得尤为重要。

通常，晶圆当层与前层的实际套刻精度可以通过设计合适的量测标记，利用扫描电子显微镜(SEM)进行量测得到。这对于光刻工艺关键层(如有源层、栅极层、接触孔层和金属连接层等)通常是有效的，因为这些关键层在光刻结束后会通过刻蚀从而将前层的量测标记显现出来，可供SEM量测获得实际套刻精度。而对于某些离子注入层而言，由于前层对准标记被一些膜层覆盖，无法对前层标记进行SEM量测，因此不能通过SEM量测晶圆的实际套刻精度，这就使得其他套刻精度量测方法的准确性评估失去参比对照。另外业界也有对待评估晶圆进行切片，以获得光刻胶在基底的剖面图来验证实际的套刻精度。这种切片方式具有一定的破坏性且很难获得整片晶圆上大量的数据来对套刻精度量测方法进行评估验证。

发明内容

本发明的目的在于，提供一种适用于离子注入工艺套刻精度的评估方法，解决现有技术中离子注入层套刻精度难以量测的问题。