[发明专利]阵列基板及其制备方法有效
申请号: | 201711461556.0 | 申请日: | 2017-12-28 |
公开(公告)号: | CN108183089B | 公开(公告)日: | 2019-12-31 |
发明(设计)人: | 欧甜;徐洪远 | 申请(专利权)人: | 深圳市华星光电半导体显示技术有限公司 |
主分类号: | H01L21/77 | 分类号: | H01L21/77;H01L27/12;G02F1/1362 |
代理公司: | 44304 深圳市铭粤知识产权代理有限公司 | 代理人: | 孙伟峰 |
地址: | 518132 广东省深*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 钝化材料层 第一膜层 光阻层 阵列基板 剥离 刻蚀 膜层 制备 光阻 沉积 薄膜晶体管层 边缘形成 交替设置 图案结构 剥离液 间隔物 均一性 顶层 掩模 残留 暴露 概率 | ||
1.一种阵列基板的制备方法,其特征在于,包括步骤:
在薄膜晶体管层上沉积钝化材料层,所述钝化材料层包括交替设置的第一膜层和第二膜层,所述钝化材料层的顶层为所述第二膜层,所述第一膜层与所述第二膜层的材质不同,所述第一膜层和第二膜层交替叠层设置;
以光阻层为掩模,对所述钝化材料层进行刻蚀,直至刻蚀至露出所述第一膜层,形成与所述光阻层对应的图案结构;
在所述光阻层及暴露的所述第一膜层上沉积ITO薄膜;
将所述光阻层剥离,获得阵列基板,
其中,对所述钝化材料层进行刻蚀以形成所述图案结构时,第二膜层的刻蚀速率大于第一膜层的刻蚀速率。
2.根据权利要求1所述的制备方法,其特征在于,所述第一膜层的材质为二氧化硅,所述第二膜层的材质为氮化硅。
3.根据权利要求1所述的制备方法,其特征在于,在步骤以光阻层为掩模,对所述钝化材料层进行刻蚀,直至刻蚀至露出所述第一膜层之前,所述制备方法还包括:
在所述钝化材料层上沉积光阻材料层;
对所述光阻材料层进行曝光显影,获得所述光阻层,所述光阻层包括间隔设置的多个光阻。
4.根据权利要求3所述的制备方法,其特征在于,所述图案结构包括间隔设置的多个间隔物,所述多个间隔物与所述多个光阻一一对应。
5.根据权利要求4所述的制备方法,其特征在于,所述间隔物在所述第一膜层上的投影位于所述光阻在所述第一膜层上的投影内。
6.根据权利要求1所述的制备方法,其特征在于,所述ITO薄膜的厚度小于所述第二膜层的厚度。
7.一种阵列基板,其特征在于,包括薄膜晶体管层、钝化层及像素电极层,所述钝化层位于所述薄膜晶体管层上,所述像素电极层形成于所述钝化层的表面,所述钝化层包括交替设置的第一膜层、第二膜层及位于所述钝化层的顶层的图案结构,所述第一膜层与所述第二膜层的材质不同,所述图案结构的材质与所述第二膜层的材质相同,所述像素电极层包括多个像素电极,所述图案结构包括多个间隔物,所述间隔物与所述像素电极间隔设置,所述第一膜层和第二膜层交替叠层设置,
其中,在形成图案结构时,第二膜层的材质的反应速率比第一膜层的材质的反应速率大。
8.根据权利要求7所述的阵列基板,其特征在于,所述第一膜层的材质为二氧化硅,所述第二膜层的材质为氮化硅。
9.根据权利要求7所述的阵列基板,其特征在于,所述像素电极的厚度小于所述间隔物的厚度。
10.根据权利要求7所述的阵列基板,其特征在于,所述钝化层上还设有过孔,所述像素电极通过所述过孔与所述薄膜晶体管的漏极连接。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市华星光电半导体显示技术有限公司,未经深圳市华星光电半导体显示技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711461556.0/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造