[发明专利]无传输门的电路单元以及包括该单元的集成电路布局

权利要求书

1.一种触发器电路的半导体标准单元，所述半导体标准单元包括：

多个半导体鳍，沿着第一方向彼此平行地延伸；

多个导电布线，设置在第一层级上并且沿着所述第一方向彼此平行地延伸；以及

多个栅电极层，平行于垂直于所述第一方向的第二方向延伸并且形成在与所述第一层级不同的第二层级上，

其中，所述半导体标准单元在所述第一方向上具有预定长度，在所述第二方向上具有预定宽度，

所述触发器电路包括由所述多个半导体鳍和所述多个栅电极层制成的多个晶体管，所述触发器电路接收数据输入信号，存储所述数据输入信号，并且响应于输入时钟信号输出指示存储的数据的数据输出信号，

所述触发器电路不包括使用所述时钟信号和与所述时钟信号互补的另一个时钟信号的CMOS传输门，所述触发器电路中的传输门是基于CMOS的开关，以使得在由所述预定长度和所述预定宽度限定的区域中，所述半导体标准单元仅接收时钟信号或者所述另一个时钟信号中的唯一一个时钟信号，并且接收的所述唯一一个时钟信号为所述输入时钟信号，

所述数据输入信号、所述输入时钟信号和所述数据输出信号至少通过所述多个导电布线在所述多个晶体管之中传输。

2.根据权利要求1所述的半导体标准单元，其中，所述多个导电布线包括传输所述输入时钟信号的第一导电布线。

3.根据权利要求2所述的半导体标准单元，其中，所述第一导电布线是所述第一层级上传输所述输入时钟信号的唯一导电布线。

4.根据权利要求2所述的半导体标准单元，其中：

所述第一导电布线包括传输所述输入时钟信号的第一段和传输与所述输入时钟信号不同的信号的第二段，以及

所述第一段和所述第二段彼此间隔开并且沿着所述第一方向彼此对准。

5.根据权利要求2所述的半导体标准单元，其中，所述多个栅电极层包括电连接至所述第一导电布线并且横跨所述多个半导体鳍的一个或多个延伸的第一栅电极层。

6.根据权利要求5所述的半导体标准单元，其中：

所述第一栅电极层连续地延伸以与所述多个半导体鳍的两个或多个交叉，以及

一个或多个N型晶体管和一个或多个P型晶体管由所述多个半导体鳍的两个或多个制成。

7.根据权利要求5所述的半导体标准单元，其中，所述第一栅电极层连续地延伸以与所述多个半导体鳍的每个均交叉。

8.根据权利要求1所述的半导体标准单元，其中，所述多个导电布线包括传输第一电压电势的第一电源布线和第二电源布线以及设置在所述第一电源布线和所述第二电源布线之间并且传输与所述第一电压电势不同的第二电压电势的第三电源布线。

9.根据权利要求8所述的半导体标准单元，其中，所述多个导电布线在所述第一电源布线和所述第三电源布线之间的导电布线的数量为三个或四个，并且所述多个导电布线在所述第二电源布线和所述第三电源布线之间的导电布线的数量为三个或四个。

10.根据权利要求8所述的半导体标准单元，其中，所述多个半导体鳍在所述第一电源布线和所述第三电源布线之间的半导体鳍的数量为两个或三个，并且所述多个半导体鳍在所述第二电源布线和所述第三电源布线之间的半导体鳍的数量为两个或三个。

11.根据权利要求8所述的半导体标准单元，其中，所述多个导电布线中除了所述第一电源布线至所述第三电源布线之外的导电布线具有恒定的间距。

12.根据权利要求8所述的半导体标准单元，其中，所述第一电源布线至所述第三电源布线的宽度大于除了所述第一电源布线至所述第三电源布线之外的所述导电布线的宽度。