[发明专利]一种CMOSLDO及改善其负载响应特性的系统

说明书

技术领域

本发明涉及稳压器技术领域，特别是涉及一种CMOS LDO及改善其负载响应特性的系统。

背景技术

现代电子设备中使用了大量的LDO(low dropout regulator，低压差线性稳压器)，尤其是具有低静态工作电流的CMOS LDO的应用更加广泛。为了延长CMOS LDO所在系统的待机和工作时间，迫切需要减小CMOS LDO的静态工作电流，但低静态工作电流(尤其是小于1uA)的CMOS LDO存在负载响应特性较差的问题。

具体地，请参照图1，图1为现有的CMOS LDO的结构示意图，该CMOS LDO采用差分输入CMOS误差放大器，同相输入端接基准电压源VREF，其单端输出端直接驱动功率输出PMOS管(M1)，PMOS管的输出(驱动负载RL和电容CL)经电阻分压后反馈到误差放大器反相输入端VFB反馈节点，此LDO的反馈由米勒负反馈电容C1和前置反馈电容C2组成。对于现有的标准CMOS LDO结构，静态工作电流主要由CMOS误差放大器中输入对管的公共端的尾电流I_tail和流过分压电阻R2的电流组成。为降低CMOS LDO的静态工作电流，目前消耗在分压电阻的电流已足够小，且由于系统稳定性及减小芯片面积的要求，电阻也不能无限制地增加，也即流过分压电阻的电流已经不能再小，因此，减小CMOS LDO尾电流成为必要。但问题是CMOS LDO输出负载电流的快速变化而引起的输出过冲的大小与尾电流的平方根成反比，尾电流越小，过冲越大，降低了LDO的安全性能。

因此，如何提供一种低静态工作电流且过冲较小的方案是本领域技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种CMOS LDO及改善其负载响应特性的系统，不需要为了防止过冲而增大CMOS误差放大器的尾电流，通过增加动态的附加的尾电流即可实现CMOS LDO低静态工作电流的同时降低了输出过冲，降低了CMOS LDO的功耗，提高了CMOS LDO的安全性能。

为解决上述技术问题，本发明提供了一种改善CMOS LDO负载响应特性的系统，应用于CMOS LDO，该系统包括控制模块及附加尾电流生成模块；

所述控制模块的输入端分别与所述CMOS LDO中的CMOS误差放大器的正相输入端及反相输入端连接，所述控制模块的输出端与所述附加尾电流生成模块的输入端连接，用于当所述正相输入端及所述反相输入端的差值不为零时，生成控制信号至所述附加尾电流生成模块；

所述附加尾电流生成模块的输出端与所述CMOS误差放大器中输入对管的公共端连接，用于在接收到所述控制信号后，在所述输入对管的公共端生成附加的尾电流，以减小所述CMOS LDO的输出过冲，当所述控制信号消失后，所述附加的尾电流变为零。

优选地，所述控制模块包括第一比较器、第二比较器、第一PMOS、第二PMOS、第一恒流源及电源，其中：

所述第一比较器的正相输入端及所述第二比较器的反相输入端均与所述CMOS误差放大器的反相输入端连接，所述第一比较器的反相输入端及所述第二比较器的正相输入端均与所述CMOS误差放大器的正相输入端连接，所述第一比较器的输出端与所述第一PMOS的栅极连接，所述第二比较器的输出端与所述第二PMOS的栅极连接，所述第一PMOS的源极及所述第二PMOS的源极均与所述第一恒流源的负端连接，所述第一恒流源的正端与所述电源连接，所述第一PMOS的漏极与所述第二PMOS的漏极连接，其公共端作为所述控制模块的输出端。

优选地，所述附加尾电流生成模块包括放电单元、第一电容、稳压管、第一NMOS、源极电阻及镜像电流模块，其中：

所述放电单元的第一端分别与所述第一电容的第一端、所述稳压管的阴极及所述第一NMOS的栅极连接，其公共端作为所述附加尾电流生成模块的输入端，所述放电单元的第二端及所述第一电容的第二端、所述稳压管的阳极均接地，所述第一NMOS的源极通过源极电阻接地，所述第一NMOS的漏极与所述镜像电流模块的输入端连接，所述镜像电流模块的输出端作为所述附加尾电流生成模块的输出端。

优选地，所述放电单元为第二恒流源或者电阻，其中，所述第二恒流源的正端作为所述放电单元的第一端，所述第二恒流源的负端作为所述放电单元的第二端。

优选地，所述镜像电流模块包括第一电流镜和第二电流镜，所述第一电流镜包括第三PMOS及第四PMOS，所述第二电流镜包括第二NMOS及第三NMOS，其中：