[发明专利]一种带SONOS结构的晶体管及其制造方法

说明书

本发明提供了一种带SONOS结构的晶体管的制造方法，具体包括：提供半导体衬底，半导体衬底包括选择管阱和存储管阱；在选择管阱的上表面沉积氧化物层；在存储管阱的上表面沉积ONO存储层；在选择管阱与存储管阱邻接部分的上方沉积隔离墙；沉积覆盖氧化物层、ONO存储层和隔离墙的多晶硅，蚀刻多晶硅，保留沉积在隔离墙两侧的多晶硅，以形成选择管栅极和存储管栅极，以及去除选择管栅极、隔离墙、存储管栅极之外的半导体衬底表面的氧化物层和ONO层。本发明还提供了一种根据上述方法制造的带SONOS结构的晶体管。本发明所提供的晶体管及其制造方法能够有效减小晶体管栅极之间的体积，并且能够适应于不同的工作电压要求。

技术领域

本发明涉及一种带SONOS结构的晶体管以及制造方法，尤其涉及一种缩小关键尺寸的带SONOS结构的晶体管及其制造方法。

背景技术

自从早年德州仪器的Jack Kilby博士发明了集成电路之时起，科学家们和工程师们已经在半导体器件和工艺方面作出了众多发明和改进。近50年来，半导体尺寸已经有了明显的降低，这转化成不断增长的处理速度和不断降低的功耗。迄今为止，半导体的发展大致遵循着摩尔定律，摩尔定律大致是说密集集成电路中晶体管的数量约每两年翻倍。现在，半导体工艺正在朝着20nm以下发展，其中一些公司正在着手14nm工艺。这里仅提供一个参考，一个硅原子约为0.2nm，这意味着通过20nm工艺制造出的两个独立组件之间的距离仅仅约为一百个硅原子。

半导体器件制造因此变得越来越具有挑战性，并且朝着物理上可能的极限推进。半导体技术的近期发展之一已经是硅锗(SiGe)在半导体制造中的利用。在集成电路发展的演进上，随着几何尺寸(也即使用一工艺可以生产的最小元件或线)缩减的同时，机能密度(例如每一芯片面积的内连线元件数目)通常也在增加。这种尺寸缩减的工艺通常可增加生产效能并降低相关成本而提供好处，然而，如何设计合理的晶体管结构使其体积降低具有挑战性。

目前在集成电路中，一个最小存储单元一般包括一个存储管和一个选择管与之搭配，存储管部分具有SONOS(Silicon(栅极)-Oxide-Nitride-Oxide-Silicon(衬底))结构，选择管部分为传统的MOS管。现有技术中，如图1所示，传统的最小存储单元通常由分别形成在P型阱上的传统nMOS管(选择管)以及形成在存储阱上的SONOS存储管构成，包括N型半导体衬底101；选择管P型阱102；存储管P型阱103；选择管栅极105，其与选择管阱102通过一层氧化物层104隔离；存储管栅极107，其与存储管阱103通过ONO层106隔离。

从图1中可以看出，现有的带SONOS结构的晶体管中选择管栅极105和存储管栅极107之间存在较大的间距。随着半导体工艺对关键尺寸(CD，Critical Dimension)的要求越来越高，希望元器件的体积都相应地减少，因此，亟需一种合理并且简单的制造工艺以制造得到一种小尺寸带SONOS结构的晶体管，使得小尺寸带SONOS结构的晶体管作为最小存储单元能够适应不同的工作要求。

发明内容

以下给出一个或多个方面的简要概述以提供对这些方面的基本理解。此概述不是所有构想到的方面的详尽综览，并且既非旨在指认出所有方面的关键性或决定性要素亦非试图界定任何或所有方面的范围。其唯一的目的是要以简化形式给出一个或多个方面的一些概念以为稍后给出的更加详细的描述之序。

如上上述，为了能够得到一种能够通过较为简单的制造工艺加工得到的小尺寸存储单元，本发明提供了一种带SONOS结构的晶体管的制造方法，具体包括：提供半导体衬底，上述半导体衬底包括选择管阱和存储管阱；在上述选择管阱的上表面沉积氧化物层；在上述存储管阱的上表面沉积ONO存储层；在上述选择管阱与存储管阱邻接部分的上方沉积隔离墙；沉积覆盖上述氧化物层、上述ONO存储层和上述隔离墙的多晶硅，蚀刻上述多晶硅，保留沉积在上述隔离墙两侧的多晶硅，以形成选择管栅极和存储管栅极，以及去除上述选择管栅极、上述隔离墙、上述存储管栅极之外的半导体衬底表面的上述氧化物层和上述ONO层。