[发明专利]一种绝缘栅双极晶体管

说明书

本申请提供的一种绝缘栅双极晶体管，涉及半导体器件领域，包括：N+发射极，Pwell区域，其中所述Pwell区域中设置有第一槽栅和第二槽栅；N漂移区；载流子存储层；P注入层；无圆胞区域，所述无圆胞区域中设置有局部栅极变窄偏置结构，其中，局部栅极变窄偏置结构包括：第一栅极，所述第一栅极在底部形成横向增宽的结构，且增宽方向朝向第二栅极；第二栅极，所述第二栅极在底部形成横向增宽的结构，且所述增宽方向朝向所述第一栅极。解决了现有技术中的绝缘栅双极晶体管载流子存储层技术浓度提高后，导致绝缘栅双极晶体管耐压降低的技术问题，达到了在大幅度降低导通压降同时，能够维持原有的耐压能力，从而全面提升器件的各项参数能力的技术效果。

技术领域

本发明涉及半导体器件领域，特别涉及一种绝缘栅双极晶体管。

背景技术

绝缘栅双极晶体管是目前高压、大电流领域核心功率半导体器件之一。为了不断改善器件特性，实现器件的最佳参数性能，减小器件导通态饱和压降是最主要的优化努力方向之一。

但本申请发明人在实现本申请实施例中发明技术方案的过程中，发现上述技术至少存在如下技术问题：

现有技术中的绝缘栅双极晶体管载流子存储层技术浓度提高后，导致绝缘栅双极晶体管耐压降低。

发明内容

本申请实施例通过提供一种绝缘栅双极晶体管，解决了现有技术中的绝缘栅双极晶体管载流子存储层技术浓度提高后，导致绝缘栅双极晶体管耐压降低的技术问题，达到了在大幅度降低导通压降同时，能够维持原有的耐压能力，从而全面提升器件的各项参数能力的技术效果。

鉴于上述问题，提出了本申请实施例以便提供一种克服上述问题的一种绝缘栅双极晶体管，包括：N+发射极，Pwell区域，所述Pwell区域位于所述 N+发射极的下方，其中所述Pwell区域中设置有第一槽栅和第二槽栅；N漂移区，所述N漂移区位于所述Pwell区域的下方；载流子存储层，所述载流子存储层位于所述Pwell区域的下方，且，所述载流子存储层设置在所述第一槽栅和所述第二槽栅之间；P注入层，所述P注入层位于所述第一槽栅和所述第二槽栅的下方其中，所述晶体管还包括：无圆胞区域，所述无圆胞区域中设置有局部栅极变窄偏置结构，其中，局部栅极变窄偏置结构包括：第一栅极，所述第一栅极在底部形成横向增宽的结构，且增宽方向朝向第二栅极；第二栅极，所述第二栅极在底部形成横向增宽的结构，且所述增宽方向朝向所述第一栅极。

优选的，所述晶体管还包括：所述N+发射极包括第一金属层和第一氧化层，其中，所述第一栅极的顶端位于所述金属层和氧化层的结合部。

优选的，所述晶体管还包括：所述第二栅极的顶端位于所述第一金属层和第二氧化层的结合部，其中，所述第一氧化层和所述第二氧化层分别位于所述第一金属层的两侧。

优选的，所述晶体管还包括：所述第一栅极和第二栅极在底部形成的横向增宽形成30nm以下的间距尺寸。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

本申请实施例提供的一种绝缘栅双极晶体管，通过N+发射极，Pwell区域，所述Pwell区域位于所述N+发射极的下方，其中所述Pwell区域中设置有第一槽栅和第二槽栅；N漂移区，所述N漂移区位于所述Pwell区域的下方；载流子存储层，所述载流子存储层位于所述Pwell区域的下方，且，所述载流子存储层设置在所述第一槽栅和所述第二槽栅之间；P注入层，所述P注入层位于所述第一槽栅和所述第二槽栅的下方其中，所述晶体管还包括：无圆胞区域，所述无圆胞区域中设置有局部栅极变窄偏置结构，其中，局部栅极变窄偏置结构包括：第一栅极，所述第一栅极在底部形成横向增宽的结构，且增宽方向朝向第二栅极；第二栅极，所述第二栅极在底部形成横向增宽的结构，且所述增宽方向朝向所述第一栅极。解决了现有技术中的绝缘栅双极晶体管载流子存储层技术浓度提高后，导致绝缘栅双极晶体管耐压降低的技术问题，达到了在大幅度降低导通压降同时，能够维持原有的耐压能力，从而全面提升器件的各项参数能力的技术效果。