[发明专利]一种带隙基准电压源电路

说明书

本发明提供一种带隙基准电压源电路其包括运算放大器、第三电阻、第一节点、第二节点、采样开关、第一电容、滤波器、开关组合电路、N个双极型晶体管、第二电阻、第一MOS晶体管和第二MOS晶体管。运算放大器的第一输入端与第二中间节点相连，其第二输入端经第三电阻与第一节点相连，其输出端依次经采样开关和第一电容接地。N个双极晶体管中的每个双极晶体管的第一连接端均与开关组合电路相连，其第二连接端均与其自身的控制端相连并接地，开关组合电路使得每个双极晶体管的第一连接端可选择的与第一节点或第二节点相连。与现有技术相比，本发明可以进一步提高输出的基准电压的精度。

【技术领域】

本发明涉及电子电路技术领域，特别涉及一种带隙基准电压源电路。

【背景技术】

带隙基准电压源被广泛应用于各种模拟电路中。在实际应用中，高精度的带隙基准电压源被亲睐。请参考图1所示，其为现有技术中的一种带隙基准电压源的电路示意图，其包括电阻R1、R2、R3，双极型晶体管PNP管Q1、Q2，以及运算放大器OP。一般设计Q1的发射极面积比Q2的发射极面积大，例如其比例为K:1，在实际设计中为了实现比较好的匹配效果，一般Q1设计为K个与Q2一样的PNP管并联，在一个例子中K＝4。一般电阻R1和R2的电阻值设计成一样，并设计为R3的电阻值的M倍，则VBG＝Vbe+M.VT.lnK，其中Vbe为Q2的发射极-基极电压，M为R1的电阻值与R3的电阻值之比，VT为热电压，其为正温度系数，K为Q1与Q2的发射极面积之比，VBG为带隙基准电压。Vbe为负温度系数，通过设计合适的M值可以实现较好的温度补偿，实现近似零温度系数的VBG电压值。

虽然Q1被设计成K个与Q2一样的晶体管并联，但Q1中的每一个晶体管与Q2之间存在失配，即当大批量生产时，芯片之间会存在差异，这些差异导致VBG不准确，而且这种差异会因封装应力影响而变化。即使在晶圆或晶片阶段，通过修调技术把VBG调节得很准确，但封装后，由于封装应力的影响，导致芯片之间又存在偏差。

因此，有必要提供一种改进的技术方案来进一步提高VBG的电压精度。

【发明内容】

本发明的目的在于提供一种带隙基准电压源电路，其可以进一步提高输出的基准电压的精度，减小双极型晶体管的失配和封装应力的影响。

为了解决上述问题，本发明提供一种带隙基准电压源电路，其包括运算放大器、第三电阻、第一中间节点、第二中间节点、采样开关、第一电容、滤波器、基准电压输出端、开关组合电路、N个双极型晶体管、控制电路、第二电阻、第一MOS晶体管和第二MOS晶体管，其中，运算放大器的第一输入端与第二中间节点相连，运算放大器的第二输入端经第三电阻与第一中间节点相连，运算放大器的输出端依次经所述采样开关和第一电容接地，所述采样开关的控制端与控制电路相连，所述滤波器的输入端与所述采样开关和第一电容之间的连接节点相连，所述滤波器的输出端与所述基准电压输出端相连，所述N个双极晶体管中的每个双极晶体管的第一连接端均与所述开关组合电路相连，其第二连接端均与其自身的控制端相连并接地，所述控制电路控制所述开关组合电路，以使得每个双极晶体管的第一连接端可选择的与第一中间节点或第二中间节点相连，N大于等于2，所述第一MOS晶体管和第二MOS晶体管的第一连接端均与电源端相连，第一MOS晶体管的控制端与第二MOS晶体管的控制端相连，第一MOS晶体管的第二连接端与运算放大器的第二输入端和第三电阻之间的连接节点相连；第二MOS晶体管的控制端与所述运算放大器的输出端相连，第二MOS晶体管的第二连接端经所述第二电阻与运算放大器的第一输入端相连。

进一步的，所述控制电路控制所述开关组合电路，在不同时间段中，使得N个双极晶体管被逐一轮流连接到第二中间节点，其余(N-1)个双极型晶体管的第一连接端被并联连接至第一中间节点。在每个时间段中，若一个双极晶体管的第一连接端被连接到第二中间节点，其余(N-1)个双极型晶体管的第一连接端被并联连接至第一中间节点，所述控制电路控制所述采样开关导通，以采样运算放大器的输出端的电压至第一电容上，采样结束后，所述控制电路控制所述采样开关关断。